首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» Verilog有限状态机三段式描述方法(2)
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
Verilog有限状态机三段式描述方法(2)
发短消息
加为好友
yuyang911220
当前离线
UID
1029342
帖子
9914
精华
0
积分
4959
阅读权限
90
在线时间
286 小时
注册时间
2014-5-22
最后登录
2017-7-24
论坛元老
UID
1029342
性别
男
1
#
打印
字体大小:
t
T
yuyang911220
发表于 2015-8-30 19:39
|
只看该作者
Verilog有限状态机三段式描述方法(2)
两段式
,
风格
PART3
实践
借用了编写的uart模块,分别用一段式状态机、三段式状态机(输出端放在一起写)、三段式状态机(不同输出分开写),然后综合查看RTL结构,如《改进的一段式状态机RLT及verilog逻辑.pdf》、《输出未改进的三段式状态机RLT及verilog逻辑.pdf》、《输出改进的三段式状态机RLT及verilog逻辑.pdf》、《改进的两段式状态机RLT及verilog逻辑.pdf》四个文件所示,可以得出结论:改进的两段式状态机利于优化,综合出好的结果,且输出分开写较好。
四中状态机描述风格对应综合出的RTL结构如下所示,改进的两段式状态机结构最简单。
1.改进的一段式状态机
2.输出未改进的三段式状态机
3.输出改进的三段式状态机
4.改进的两段式状态机,综合效果最好!
收藏
分享
评分
继承事业,薪火相传
回复
引用
订阅
TOP
返回列表
MCU 单片机技术
嵌入式技术
数字电路
测试测量
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议