|
- UID
- 1029342
- 性别
- 男
|
为了在整个转换计算过程中保持高信噪比，FFTIP核在定点结构与全浮点结构之间折中，使用块浮点结构来表示转换结果。在定点结构中，数据精度需要足够大，才能充分表示整个计算过程中的所有的中间计算结果。在执行定点FFT过程中，经常出现数据的位数过大或精度损失的现象。而在浮点结构中，每个数用单独的指数和尾数来表示，虽然这样可以大大提高数据精度，但是浮点运算需要占用更多的器件资源。块浮点结构保证了FFT整个转换过程中数据位数的有效使用，每次通过基4-FFT运算以后，数据位数最大可能增加倍，根据前面输出数据模块动态范围的测量进行比例换算，换算过程中累计的移位次数被作为整个模块的指数输出。这种移位方法保证了最低位(LSB)的最小值在乘法运算后的输出进行舍入操作之前就被舍弃。实际上，块浮点表示法起到了数字自动增益(AGC)的作用，为了在连续输出模块中产生统一的比例，必须用最终的指数对FFT函数输出进行比例换算。
4 实际工程中的卷积的实现
如图2所示，给出了一个实际应用的例子。为了保证I，Q两路的相位同一性，使用双通道A／D，选择Linear公司的LTC2280，LTC2280支持10 bit，105 Ms／s的最大采样率，并拥有61．6 dB的信噪比(SNR)，85 dB的无杂散动态范围(SFDR)，满足系统需要。双通道D／A使用Analog公司的AD9763，AD9763支持10 bit、125 Ms／s的最大采样率。
首先，需要在PC机上准备好h(n)对应的DFT变换结果H(k)，H(k)的处理实际上有两种方法，一个是将h(n)下载到下位机中，使用下位机硬件实现H(k)，还有就是将H(k)在上位机就计算好，直接将计算结果下到下位机中。由于h(n)在系统工作中是不变的，在PC机端事先计算好H(k)更合适，不仅可以减少FPGA的资源占用，而且也方便数据的处理。基于以上的考虑，本系统将在PC机端求出的H(k)通过422接口下载到下位机的RAM中，方便使用。
下位机系统工作之前，上位机需要通过PCI控制板卡将计算好的数据下载到下位机的RAM中，方便工作过程中的数据使用。在收到外部控制信号后，下位机开始启动，LTC2280开始采集I、Q通道数据并送入到FPGA中。
AD输出的I，Q数据直接作为一个复数的实部和虚部进入FFT核进行FFT变换。为了加速处理速度，使用基-4四引擎输出结构。FFT核输出的结果X(k)过指数调整以后直接进入到一个硬件复数乘法器，与存储于RAM中计算好的H(k)对应相乘，同时乘法器输出可以直接输入到IFFT模块进行逆FFT运算，IFFT计算结果再经过指数调整以后即可以直接通过D／A输出。
5 性能分析与改进
FPGA的流水线结构决定了速度的瓶颈取决于整个流程中处理速度最慢的部分。在FFT核速度可以保证的前提下(EP2S60的理论速度可以达到293．06 MHz)，而处理过程中全部使用FPGA内部RAM来存储中间数据，所以在本系统中，FPGA内部的理论处理速度达到200 MHz以上。本系统的处理速度主要局限于A／D和D／A的数据转换率，根据实际测试，在100 MHz系统时钟下，数据吞吐率可达100 Ms／s，满足了设计技术指标。图4给出了FPGA的资源占用。为了较好地检测整个使用FFT_IFFT实现卷积的系统性能，设计了一个初略性能分析测试结构，如图5所示。
|
|
