|
- UID
- 1023229
- 来自
- 中国
|
为了使FPGA能够准确地控制程控放大器的模拟开关，使程控放大器放大或衰减后的信号幅度在±1 V之内，又能够充分利用A／D转换器的量程。所以FPGA必须要先知道信号的峰值电压，这就需要采用峰值检测电路来检测信号的峰值电压。采样信号先经过电压跟随器来隔离输入信号和峰值检测电路，再用运算放大器、二极管和电容组成检测信号峰值。用三极管可以对电容上的电荷进行放电。最后经过比较器就可知道信号的峰值范围。FPGA通过定时检测峰值，从而去控制模拟开关，实时跟踪信号的幅度。峰值检测电路原理图如图4所示。
控制数据采集和从存储器读数据模块的功能就是控制从A／D转换器的输出端中读取数据，然后存储到FPGA中的存储器。当计算机需要读数据时，就控制把存储器中的数据依次送出去，再通过USB接口传送到计算机。控制数据采集模块和读存储器数据的电路示意图如图5所示。FPGA采用Altera公司生产的FPGA芯片EP1C3T144主芯片。
2．2 USB接口电路设计
USB接口电路综合多方面因素进行考虑，选用Philips公司的专用USB接口芯片PDIUSBD12和AT-MEL公司的AT89S52单片机进行连接来实现USB总线接口功能。PDIUSBD12芯片提供了与任何外部微控制器或微处理器连接的高速并行接口。对单片机而言，PDIUSBD12就像一个带8位数据总线和地址总线的存储器件。PDIUSBD12芯片与单片机连接有两种方式：地址和数据总线复用模式和非复用模式。这两种模式的主要区别是芯片的第10引脚ALE和第28引脚A0的连接有所不同。本系统采用地址和数据总线复用模式，将第10脚ALE连接到单片机的地址锁存使能端ALE，该脚将地址／数据总线上的地址信息锁存，并通过内部逻辑产生选通信号，来判断总线上传输的是命令还是数据，因此单片机与该芯片的通信采用如下的方式：一个偶数地址表示单片机对芯片进行读／写数据，本设计中使用7F00H地址，一个奇数地址表示单片机对芯片写入操作指令，本设计中使用7F01H地址。在这种模式下，该芯片的28引脚A0可以忽略，通过上拉电阻接电源。PDIUSBD12与单片机的连接电路原理图如图6所示。
3 系统软件设计
应用程序是指为了完成某项或某几项特定任务开发运行于操作系统之上的计算机程序。本系统利用Borland C++ Builder 6．0开发了一个具有基本硬件控制、数据传输、数据处理与显示功能的应用程序。该应用程序主要包括显示部分和控制面板部分。显示部分可以将经过一定处理的信号数据显示出来，并可对显示方式做一定的调整。控制面板部分可以在控制数据采集硬件电路的启动、停止、采样频率以及存储数据、频谱分析等工作。
应用软件是整个系统的控制中心，所有的命令都是由这里发出的。主要由面板显示部分、触发采集数据与读取数据部分、采样频率控制部分、频谱分析部分、波形保存与回放部分、调节波形显示部分等几部分组成的。工作过程如下：软件先发出开始波形信号采集的命令，通过USB接口控制FPGA采集数据，根据采样频率即可大概估计FPGA采集500个点所需要的时间，经过适当的延时之后就控制从FPGA存储器读取采集的数据，然后根据采样频率和信号的放大倍数对数据进行适当的处理，最后就在面板上显示出来。定时地重复上面的过程就能够定时地更新显示的波形，从而实时显示信号的波形。
应用程序中主循环程序是核心内容，它主要是检查事件标志，然后进入对应的子程序进行进一步处理。本系统主要用到端点2的输入与输出两个功能，利用端点2的输入传输采集到的数据，利用端点2的输出让单片机接受计算机的命令，例如启动采样，改变采样频率等。主循环程序的流程图如图7所示。
最后开发出具有多功能综合测量应用软件界面如图8所示。
4 结 语
本设计是在C++ Builder。的应用软件开发环境下，由PDIUSBD12的USB接口芯片组成的USB接口电路及FPGA控制的数据采集系统做成的虚拟数字示波器。该系统能实现对信号幅度在±O．1～±25 V，频率在0～1 MHz的信号进行测量并显示出波形。本设计研究的虚拟数字示波器具有普通示波器的显示信号波形的功能，而且具有普通示波器所不具有的存储和回放信号的波形、频谱分析等功能。通过对应用软件进行操作，可对信号波形进行左右拉伸、上下拉伸、左右移动和上下移动。还可以对信号进行频谱分析、存储和显示信号的波形，调节信号的采样频率。实验结果表明该设计方案是可行的，并具有较好的应用前景。 |
|
