32位ARM内核微处理器W90N740及其应用（1）
|
- UID
- 1023166
- 性别
- 男
- 来自
- 燕山大学
|
32位ARM内核微处理器W90N740及其应用（1）
摘要：在对ARM体系结构进行分析的基础上，介绍了32位ARM核处理器W90N740的结构特点和优异性能，讨论了它的应用方法。给出了用 W90N740芯片降低系统成本的实现方案。 关键词：ARM7TDMI;RISC;W90N740;片上系统;路由器 W90N740是台湾Winbond公司开发的基于32位ARM核的高性能、低功耗微处理器。W90N740采用ARM7TDMI内核，内建两个10/100Mb MACs以太网络控制器，并采用Winbond独家专利的网络地址转换加速器NAT Accelerator。该器件用硬件方式加速网络封包的转换，不仅减少了中央处理器的负担，同时也大幅提高了宽频的整体系统效能。而芯片方式集成的USB控制器则可透过USB界面连结各种电脑周边设备，以增添产品附加值。此外，W90N740内部还集成了EBI(external bus interface)控制器、系统管理器、GDMA控制器等。因而在许多应用领域，用该器件设计的系统成本比目前同类产品要低。加上ARM公司开发环境支持汇编语言、C和C++，其软件开发也十分方便。因此，W90N740虽不是主流产品，但也是许多网络电子产品的选择方案之一。 1 ARM体系结构 1.1 ARM体系的指令集 ARM体系具有ARM和Thumb两种指令集。当处理器工作在ARM状态时，执行ARM指令集;而当其工作在Thumb状态时，则执行Thumb指令集。 所有ARM指令都是32位长度。指令以字对准方式保存，这样，ARM状态指令地址的最低2位总是零。实际上，一些指令通常使用最低有效位来判定代码是转向Thumb代码还是ARM代码。
 ARM指令集主要包括存储器访问指令、数据移动指令、数据处理指令、分支指令、协处理器指令、状态寄存器转移指令和异常处理指令等。 所有Thumb指令都是16位长度，这些指令可在存储器中以半字对准方式保存。因而，指令的最低有效位在Thumb状态下总为零。实际上，Thumb指令集是32位ARM指令集的功能子集。 1.2 ARM体系的编程模型 (1)ARM支持的数据类型 ARM处理器支持下列数据类型：Byte(字节)，8位;Halfword(半字)，16位;Word(字，必须与4字节边界对齐)，32位。 (2)ARM处理器模式 ARM体系结构支持7种处理器模式：用户模式(User)、 快速中断请求(FIQ，Fast Interrupt request)、中断请求(IRQ，Interrupt ReQuest)、管理(Supervisor)、中止(Abort)、系统(System)和未定义(Undefined)。除用户模式外，其它模式统称为特权模式。大多数应用程序可在用户模式下执行。当处理器工作在用户模式时，正在执行的程序不能访问被保护的系统资源，也不能改变模式，除非发生异常。因此，开发中应适当编写操作系统来控制系统资源的使用。 (3)ARM寄存器组织 ARM处理器总共有37个寄存器其中有31个32位的通用寄存器(包括程序计数器PC)和6个32位的状态寄存器(但是只使用了其中的12位)。该处理器将寄存器安排成部分重叠的组，每种处理器模式使用不同的寄存器组。同时在所有处理器模式下都可以访问当前程序状态寄存器CPSR。而CPSR则包含条件码标志、中断标志位、当前处理器模式以及其它状态和控制信息。每种异常模式都有一个程序状态保存寄存器SPSR。当异常出现时SPSR可用于保留CPSR的状态。 (4)异常处理 异常通常由内部或外部源产生，并引起一个事件。比如，外部中断或试图执行未定义指令都会引起异常。在处理异常之前，必须保留处理器状态，以便在异常处理程序完成后，使原来的程序能够重新执行。同一时刻可能出现多个异常。ARM支持七种类型的异常。异常出现后，系统将强制从异常类型对应的固定存储器地址开始执行程序。 (5)存储器和存储器映射I/O ARM体系结构允许使用现有的存储器和I/O器件来进行各种各样的存储系统设计。ARM体系结构使用232个8位字节的单一线性地址空间。设计时可将字节地址作为无符号数看待，范围为0～232-1。而将地址空间看作由230个32位字组成。每个字的地址都是字对准的，故地址可被4整除。其存储器的存储使用了两种映射方法：小端存储系统和大端存储系统，其映射方式分别如图1(a)、(b)所示。 图2 2 W90N740的结构特点 W90N740的内部功能框图如图2所示。W90N740内核为80MHz的ARM7TDMI 32位处理器，可支持大/小模式Big/Little-Endian mode的工作方式。该内核内置有8kB的指令高速缓冲存储器(I-Cache)和2kB 数据高速缓冲存储器(D-Cache)，它们是相同类型的存储器(除容量大小不同外)，可与存储器之间以块(cache line)为单位进行数据交换。每个高速缓冲存储器具有4字块大小，当其中一个高速缓冲存储器未命中时，其4字块大小的信息必须从外部寄存器中连续的获取，其替换算法采用最近最少使用算法(LRU, Least Recently Used)。当I-Cache或D-Cache被禁用时，可以通过Cache 控制寄存器把Cache设置成片上 RAM。另外，W90N740还提供了一个8字的写缓冲器(Write-Buffer).主要用来优化向主存储器的写入操作。Cache和写缓冲器的引入大大改善了W90N740存储系统的性能。 W90N740内含锁相环PLL，可用于CPU和USB 主机控制器，使用参考频率为15MHz。PLL给其它片内控制器提供的时钟频率范围为3～30MHz。 W90N740内有USB 主机控制器，该控制器兼容USB 1.1标准，支持低速率(1.5Mbps)和全速率(12Mbps)的USB 设备。同时还内置有用于实时数据传输的DMA控制器。 通过W90N740中EBI控制器提供的外部总线可访问片外SDRAM、ROM/SRAM、Flash memory和I/O设备。在内置 cache失效时，EBI控制器仍可获得与CPU核相同的工作频率以保证其处理速度。具有两个10/100Mbps以太网MAC控制器EMC是W90N740的一大特点。MAC控制器主要应用于WAN或LAN。它内有两个MAC控制器，因而可大大增强此芯片在WAN端口与LAN端口之间的应用性能，降低系统成本。EMC采取的工作方式是半/全双工方式，每个EMC除包括IEEE802.3以太网协议引擎外，还含有DMA控制器和收/发FIFO。EMC提供有两个可选择的接口：媒质独立接口MII( Media Inde-pendent Interface)和精简媒质独立接口RMIIReduced MII使用时可选择任一接口，同时结合片外速率为10/100Mbps的PHY芯片接口还可以设计多种类型的应用产品。另外，EMC支持长帧(长度大于1518 字节)和短帧(长度小于64 字节)两种帧结构，而且对外部的PHY也具有站点管理功能。 NAT加速器 Patent Pending主要用来提供硬件加速功能，其目的是加快端口和IP地址的查寻及网络地址的转移，其中包括MAC地址的转移。同时，NAT加速器还可提供64项地址转移列表。W90N740有两个通道可用于通用直接存储器访问GDMA(General Direct Memory Access)。在CPU不干预的情况下，GMDA控制器可直接控制以下三种形式的数据传输：即存储器与存储器之间、存储器至I/O之间以及I/O至存储器之间。 基于中断操作的UART模块具有全设置的MO-DEM控制功能(CTS，RTS，DSR，DTR，RI和DCD等)，其主要作用是完成来自外围设备(如MODEM等)的串并转换和来自CPU的并串转换。高级中断控制器AIC(Advanced Interrupt Controller)具有18个中断源，其中包括4个外部中断源。它们可以灵活地设置成可编程的IRQ或FIQ中断模式，并可对4个外部中断源进行可编程的边沿触发或优先级触发。同时，也可对其进行可编程的低使能或高使能。在中断嵌套时， |
|
|
|
|
|
