首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

学verilog还是VHDL？

jianhui0693@163 该用户已被删除
1#
jianhui0693@163发表于 2004-3-25 00:18 | 显示全部帖子
我给大家一个数据，对比一下，自己选：在美国、日本、我国台湾地区  verilog  ~VHDL
是：80%~20%，但在我国国内还没有明显的差别，今天下午刚看一本书介绍的。
回复 引用

TOP

返回列表