Cortex-M3和Cortex-M4 Fault异常应用 软件开发, 寄存器, 程序员, 存储器, 检测

yuyang911220

1. 摘要  
      Cortex-M内核实现了一个高效异常处理模块，可以捕获非法内存访问和数个程序错误条件。本应用笔记从程序员角度描述Cortex-M Fault异常，并且讲述在软件开发周期中的Fault用法。  
2. 简介  

      Cortex-M3（以下简称CM3）和Cortex-M4（以下简称CM4）内核的Fault异常可以捕获非法内存方法和非法编程行为。Fault异常能够检测到以下情况：

• 总线Fault：在取址、数据读/写、取中断向量、进入/退出中断时寄存器堆栈操作（入栈/出栈）时检测到内存访问错误。
  
• 存储器管理Fault：检测到内存访问违反了MPU定义的区域。
  
• 用法Fault：检测到未定义的指令异常，未对齐的多重加载/存储内存访问。如果使能相应控制位，还可以检测出除数为零以及其他未对齐的内存访问。
  
• 硬Fault：如果上面的总线Fault、存储器管理Fault、用法Fault的处理程序不能被执行（例如禁能了总线Fault、存储器管理Fault、用法Fault异常或者在这些异常处理程序执行过程中又出现了Fault）则触发硬Fault。
  

      本应用笔记描述CM3和CM4的Fault异常用法。系统控制寄存器组中的寄存器可以控制Fault异常或者提供引发异常的原因信息。  
更深入的文档  
       完整的异常描述见《Cortex - M3 Technical Reference Manual》或者《Cortex -M4 Technical Reference Manual》，这两本参考手册都可以在www.arm.com中找到。  
      另一个很好的参考书是由Joseph Yiu编写的《The Definitive Guide to the ARM Cortex-M3》 （这本书有中文版：宋岩译的《ARM Cortex-M3权威指南》）。  
3. Cortex-M Fault异常和寄存器  
      每个符合CMSIS规范的编译器所提供的启动文件（Startup_device）都会定义好设备所有的异常和中断向量。这些向量表定义了异常或中断处理程序的入口地址。下表给出了一个典型的向量表，Fault异常向量用蓝色标注。  
   1:      :    3:      :    5:  __Vectors DCD __initial_sp ; 栈顶   7:  DCD Reset_Handler          ; 复位处理程序入口   9:  DCD NMI_Handler            ; NMI 处理程序入口  11:  DCD HardFaul t_Handler     ; 硬Fault处理程序入口   13:  DCD MemManage_Handler      ; 存储器管理处理程序入口   15:  DCD BusFault_Handler       ; 总线Fault 处理程序入口   17:  DCD UsageFault_Handler     ; 用法 Fault 处理程序入口   19:  DCD 0                      ; 保留   21:      :   23:      :

        通常总是使能硬Fault异常的，硬Fault异常具有固定的优先级，并且优先级高于其它Fault异常以及中断，但低于NMI。硬Fault异常处理程序在以下情况下会被执行：其它非硬Fault异常（非硬Fault异常是指总线、存储器管理和用法Fault 异常，下同。）被禁能，并且这些Fault异常被触发；在执行一个非硬Fault异常处理程序中又产生非硬Fault异常。
      所有非硬Fault具有可编程的优先级。当Cortex-M内核复位后，这些非硬Fault被禁能，你可以在应用软件中通过设置“系统Handler控制及状态寄存器（SHCSR）”来使能非硬Fault异常。这个寄存器属于系统控制模寄存器组（SCB）
3.1 Fault异常的控制寄存器
      在这里有必要介绍一下系统控制模块寄存器组（SCB）的成员，这个寄存器组的定义可以在core_cm3.h文件中，该文件属于CMSIS Cortex-M3 内核外设接口抽象层的一部分（关于不清楚CMSIS的，可以自行查找资料）。定义如下：
1.定义系统控制寄存器组结构体
[cpp] view plaincopyprint?

• 
  /** @brief System Control Block (SCB) register structure definition */
  
• typedef
  struct
  
• {   
•      __I uint32_t CPUID;   /*!< Offset: 0x00 CPU ID Base Register*/
  
•      __IO uint32_t ICSR;   /*!< Offset: 0x04 Interrupt Control State Register*/
  
•     __IO uint32_t VTOR;   /*!< Offset: 0x08 Vector Table Offset Register*/
  
•     __IO uint32_t AIRCR;  /*!< Offset: 0x0C Application Interrupt / Reset Control Register*/
  
•     __IO uint32_t SCR;    /*!< Offset: 0x10 System Control Register*/
  
•     __IO uint32_t CCR;    /*!< Offset: 0x14 Configuration Control Register*/
  
•     __IO uint8_t SHP[12]; /*!< Offset: 0x18 System Handlers Priority Registers (4-7, 8-11, 12-15) */
  
•     __IO uint32_t SHCSR;  /*!< Offset: 0x24 System Handler Control and State Register */
  
•     __IO uint32_t CFSR;   /*!< Offset: 0x28 Configurable Fault Status Register*/
  
•     __IO uint32_t HFSR;   /*!< Offset: 0x2C Hard Fault Status Register*/
  
•     __IO uint32_t DFSR;   /*!< Offset: 0x30 Debug Fault Status Register */
  
•     __IO uint32_t MMFAR;  /*!< Offset: 0x34 Mem Manage Address Register*/
  
•     __IO uint32_t BFAR;   /*!< Offset: 0x38 Bus Fault Address Register*/
  
•     __IO uint32_t AFSR;   /*!< Offset: 0x3C Auxiliary Fault Status Register*/
  
•     __I uint32_t PFR[2];  /*!< Offset: 0x40 Processor Feature Register*/
  
•     __I uint32_t DFR;     /*!< Offset: 0x48 Debug Feature Register*/
  
•     __I uint32_t ADR;     /*!< Offset: 0x4C Auxiliary Feature Register*/
  
•     __I uint32_t MMFR[4]; /*!< Offset: 0x50 Memory Model Feature Register*/
  
•     __I uint32_t ISAR[5]; /*!< Offset: 0x60 ISA Feature Register*/
  
• } SCB_Type;   

2. 定义系统控制寄存器组物理空间基地址
[cpp] view plaincopyprint?

• #define SCS_BASE (0xE000E000) /*!< System Control Space Base Address */
  

3. 定义指向系统控制寄存器组的指针
         #define SCB ((SCB_Type *)SCB_BASE) /*!< SCB configuration struct * /

      通过以上三步，我们就可以使用结构体指针SCB来访问系统控制寄存器组的寄存器了，比如给系统控制寄存器SCR赋值：SCB->SCR=0xFF；

      SCB->CCR寄存器控制除数为零和未对齐内存访问是否触发用法Fault。
      SCB->SHCSR寄存器可用来使能非硬Fault异常。如果一个非硬Fault异常被禁能并且相关Fault发生，这时异常会升级为硬Fault。SCB->SHP寄存器组控制异常的优先级。
Fault异常控制寄存器列表:

地址/访问	寄存器	复位值	描述
0xE000ED14 RW 特权级	SCB->CCR	0x00000000	配置和控制寄存器：包含控制除数为零和未对齐内存访问是否触发用法Fault的使能位。
0xE000ED18 RW 特权级	SCB->SHP[12]	0x00	系统处理程序优先级寄存器：控制异常处理程序的优先级
0xE000ED24 RW特权级	SCB->SHCSR	0x00000000	系统处理程序控制和状态寄存器