首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» Xilinx实现基于BlockRAM的高效移位寄存器(2)
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
Xilinx实现基于BlockRAM的高效移位寄存器(2)
发短消息
加为好友
yuyang911220
当前离线
UID
1029342
帖子
9914
精华
0
积分
4959
阅读权限
90
在线时间
286 小时
注册时间
2014-5-22
最后登录
2017-7-24
论坛元老
UID
1029342
性别
男
1
#
打印
字体大小:
t
T
yuyang911220
发表于 2015-11-21 22:02
|
只看该作者
Xilinx实现基于BlockRAM的高效移位寄存器(2)
寄存器
3.
对于
SDP
以及
TDP
模式
blockram
应用的启发。
对于每一个
port
在读写都是全双工的。当使用TDP模式时,相当于一个Block RAM可以实现2路同时读,2路同时写的quad portmemory。
设定为
read_first
模式时,(同时,
EN=WE=1
)可以产生如下时序:
如此可知,控制每个
port
的地址位进行递增,便可以实现一个
tap
(引用
altera
的概念)
此时的硬件结构如上图
此时的时序如上图
这边需要注意的是,假定一行
16
个像素,
1
与
17
对应。每列的像素需要对齐。
如果地址为
16
进制,那么
1
与
17
会差一个时钟周期,所以地址必须是
15
进制。
结论,地址位
(行像素数
-1
)进制。
4.
使用
EN
引脚来过渡图像
fly-back
(个人觉得可以理解为行消隐
blanking
)而非
WE
。
在遇到
fly-back
时
我们所需要的时序如下:
当使用
WE
引脚来做使能时,时序如下
:
通过时序图对比直观反映了在使用
WE
引脚作为选通信号时,会过早的
read
出下一行第二个数据。
收藏
分享
评分
继承事业,薪火相传
回复
引用
订阅
TOP
返回列表
数字电路
DSP技术
汽车电子
电子制造
医疗电子
PCB综合技术
电源与功率管理
嵌入式技术
模拟电路
消费电子
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议