ARM Cortex-M0+内核的特性 反应时间, 存储器, Flash, 成本, 软件

yuyang911220

学习M0+        从三个方面学习M0+。学习M0+芯片手册，学习codewarrior10.4，同时尝试着上MQX实时系统。
        先学习这款M0+内核。
        内核和架构：
        ARM Cortex-M0+内核，最高可达 48MHz 且支持存储器零等待执行；
        单周期 I/O 访问：比标准 I/O 最多快 50%；
        提高对外部事件的反应时间，并允许 拆位操作和软件协议仿真；
        和 8 位/16 位  MCU 相比更优秀的代码密度：能够减少 Flash 尺寸，系统成本和功耗；
        和 ARM Cortex-M0 内核以及 ARM Cortex-M3/M4 子集完全兼容；
        线性 4GB 寻址空间：避免了对分页的需求，降低了软件复杂性；
        ARM 第三方生态系统支持：软件和工具版主最大限度减少开发时间和成本；
                最多 4 通道 DMA 用于极少 CPU 干预的外设和存储器操作；
超低功耗：
        极高动态效率：32 位M0+内核，90纳米薄膜存储（TFS）工艺技术，每 CoreMark 能够降低 50%功耗；
        UART、SPI、II2C、ADC、DAC、TPM、LPT 和 DMA 支持低功率模式操作，无须唤醒内核，Kinetis L系列MCU提供多个低功耗智能外设，即使在MCU处于深度休眠模式时也能维护正常功能，，因此可实现少消耗多工作。
        DMA控制器、计数器、定时器、通信接口、ADC、比较器都能够在不占用CPU 的情况下做出自己的决策。传统的MCU必须激活主时钟和处理器内核才能执行任务，即使是执行琐碎的任务，如发送或接收数据、捕捉或生成波形或模拟信号采样时也是如此。
        Kinetis L系列外设不需占用内核或主要系统就能执行这些功能，从而大大降低能耗并延长电池寿命。