为功率因数校正应用选择合适的MOSFET 校正, 电源

porereading

Vishay Siliconix设计和生产面向工业、可再生能源、计算、消费及照明市场的高压MOSFET（HVM）。我们拥有电压范围为50 V至1000 V的广泛器件，其中采用我们最新超结技术的器件的电压范围为500 V至650 V 。本设计指南的目的是帮助设计工程师在其功率因数校正（PFC）设计中实现尽可能高的MOSFET效率。

功率因数校正设计
如图1所示的PFC校正电路块是一个重要子系统，在许多情况下是输出功率不低于65 W的电源的必备子系统（依据EN61000-3-2）。该电路用于使输入线路电流与AC电压波形相配，在大多数情况下使输出电压上升至常见的400 VDC。


图1：功率因数校正原理图

“功率因数”为实际功率（P = 瓦特）与表观功率（VA = 伏安）的比率。这方面的目标是实现尽可能接近于1的单位功率因数。对于完全相同的输出功率，低功率因数负载比高功率因数负载会消耗更多无功电流。较低功率因数设计的较大电流会增加系统的能量损失，造成电力公司在输电过程中浪费大量电能。图1a和1b显示了PFC对线路电流及其谐波的影响。



图1a. 没有PFC电路的线路电压和电流      1b. 具有PFC电路的波形

在没有PFC的图1a中，电流只在周期的短时间期间来自AC电源。这导致较差的功率因数和高达115 %的过多谐波。虽然系统只使用了158 W可用功率，但输电系统为提供它却消耗了272伏安。图2a显示了在相同线路上实施PFC的好处。这时功率因数为99.9 %，谐波降至3 %。电流在整个周期中都来自AC线路，没有浪费过多VA成分。

可以注意到，功率因数校正和谐波电流下降并非同义词。例如，在高度电感性负载中，电流可能以完美正弦波形滞后于电压。这会导致较差的功率因数和高无功功率，没有任何谐波。而谐波电流丰富的失真波形通常具有所有不合需要的特性。PFC电路不只校正功率因数，还降低谐波电流。

目前，有多种不同标准规定了电子设备所用电力的质量。EN61000-3-2要求输入功率大于75 W的所有系统都要降低谐波电流。80 Plus电流认证要求功率因数为0.9或更高。

在PFC电路中，MOSFET的损耗占总损耗的约15 %至20 %。在使用校正器件后，PFC效率可实现总共0.33 %增加（表1）。在500 W输出功率下，计算结果是MOSFET功率损耗可减小2 W。


表1：基于总PFC功率损耗的MOSFET损耗计算

Vishay Siliconix针对规定的工作条件和5 W至1000 W输出功率级编制了最重要的两种600 V和650 V器件的列表，以帮助设计工程师在PFC设计中选择最合适的MOSFET。表2列出了规定的工作条件，表4列出了每种功率级的最重要两种E系列超结技术器件。虽然主要标准是效率，但表中提供了不止一种器件选择，以满足成本、封装或更高电压降额等其他要求。

PFC设计开发使用的MOSFET器件列表
表4中的器件是使用针对新应用的品质因数（FOM）而选择的，该品质因数侧重于最大限度减小器件的总损耗。虽然包括针对导电损耗的导通电阻（RDS(on)）和针对开关损耗的栅电荷（Qg），但FOM并非简单的二者之积。为说明开关损耗，使用了器件的Qgs和Qgd的一部分及其输出容值（Coss）。选择最合适的器件时使用了以下工作条件（参见表2）。



表2：功率因数校正设计条件

推荐器件的列表在“封装”位置包括一个“x”。在相同电气特征下，每种器件有许多可选封装。实际使用的封装取决于功率级和允许的MOSFET占位面积。图2定义了不同零件号的封装、额定电流、电压和器件技术

定义：Vishay高压MOSFET零件号：SiHxDDNFFGG


图2：零件号定义

对于提供的许多封装选项，表3列出了不同封装的建议最大额定功率。
基于封装类型的推荐功率等级


表3：基于封装类型的最大功率级

注：
* 如果使用散热性能增强的多层PCB，则该封装可在更高功率级下使用。
** 如果使用交错式（interleaved）PFC设计，则输出功率最大可达750 W（使用两个TO-220）。在非交错式设计中并联两个TO-220或TO-220F允许最大750 W。

结合设计条件、器件零件号含义和每种封装类型的最大建议值，表4显示了针对不同功率级的相应器件。

该列表显示了许多不同器件。设计工程师可按照电压、效率或价格来挑选最适合自己应用的器件。


功率因数校正MOSFET选型指南


表4：基于PFC输出功率级的器件选型工具

带有“x”的器件可使用多种封装；带有“G”的器件必须使用TO-247封装。