首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

一“芯”二用,MCU+DSP处理器大盘点(1)

一“芯”二用,MCU+DSP处理器大盘点(1)

近年来,越来越多的领域需要用到高性能,高集成度的DSP器件,功能日益增加的多媒体处理器对DSP的需求也日益剧增,于是,基于MCU+DSP架构的集成芯片也随之应运而生,更低的成本、更小的封装和更微的功耗所开辟的,是一条属于DSP或者MCU厂商们的“阳光大道“而未来,它们还将沿着这条新路继续前行。本系列文章将为你介绍市面上比较流行的基于MCU+DSP架构的处理器或者解决方案。
  飞思卡尔DSP56800E
  飞思卡尔在DSP与MCU领域深耕数年,为满足市场发展需求,公司率先在56800内核基础上又推出了新一代增强型内核56800E,该产品可在单一内核上提供DSP和MCU双重功能。56800E 系列DSP将为不断增长的工业、电机控制、汽车和融合中的通信与数据通信市场应用提供低功耗、低成本的单芯片方案。由于这种单内核设计消耗更少的功耗,飞思卡尔启动了大量新的、以电池供电、需要信号处理功能的便携式应用,如便携式数字音频、互联网设备和PDA等。

       DSP56800E相关资料推荐:


      1.MC56F8335:基于56800E内核的数字信号控制器

      2.基于56800E数字信号处理和霍尔传感器的三相BLDC电机控制


  简介
  与56800相比,56800E性能最高可改善5倍,为需要更多存储空间、更高代码编译效率和更高的MIPS性能的客户提供了清晰的产品移植路径。DSP56800E 由几个功能独立的模块组成。包括:数据算术逻辑单元(ALU),地址生成单元(AGU),程序控制器,位操作单元,强化的片上仿真模块(Enhanced OnCE)和系统总线。如图所示。
  灵活的内存模式是DSP56800E 结构的一大特色,包括下面的几个方面:
  程序RAM 和ROM 模块
  数据RAM 和ROM 模块
  非易失内存(NVM)模块
  引导ROM,自举RAM 区执行代码的模块
  Freescale 的标准片上外围接口总线(IP-BUS)支持多种的片上外设模块,包括下面几个模块:
  锁相环(PLL)模块
  16 位定时器模块
  看门狗(COP)模块和实时定时模块
  同步串行接口(SSI)模块
  串行外设接口(SPI)模块
  可编程的通用I/O 口(GPIO)模块

返回列表