首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

几种降低静态功耗的设计方法

几种降低静态功耗的设计方法

·驱动输入应有充分的电压电平,因而所有晶体管都是完全通导或关闭的。
·由于I/O线上的上拉或下拉电阻要消耗一定的电流,因此尽量避免使用这些电阻。
·少用驱动电阻或双极晶体管,这些器件需维持一个恒定电流,从而增加了静态电流。
·将时钟引脚按参数表推荐条件连接至低电平。悬空的时钟输入会大大增加静态电流。
·在将设计划分为多个器件时,减少器件间I/O的使用。
返回列表