 
- UID
- 1029342
- 性别
- 男
|

基本模型
作为基本模型,开发人员考虑的是软件无线电设备的典型架构:包括一个输出I/Q信号的收发器和一个数字处理单元。射频通道要求的提出依据是对现有通信标准、数字电视和射频识别的分析。对802.11标准的硬件支持特意没有实现,因为在这种平台上的实现没有商业意义。
此外,与高频信号相比,当频率范围转移到低频段时的重要考虑因素是城市区域的最佳信号传播和长距离。图2显示了在300MHz(顶部)至3000MHz频率 范围内步距为100MHz时信号衰减与距离之间的关系。从图中可以看出,频率为300MHz和3000MHz的两个信号在距离为2000米时的衰减相差约 40dB。

选择元件
根据要求的带宽,专家们选择了TI公司的双通道ADC(14位,250MSPS),这种器件具有优异的动态性能、高速度和低功耗。反向变换用DAC3283(双通道、16位、800MSPS)完成。基本信号处理功能和收发器系统射频参数控制用FPGA实现。根据OSI模型,在分析过系统中的资源分布之后,物理层任务也被转移到FPGA执行。
开发人员还分析了GPP处理器(ARM DSP)和高性能DSP处理器的应用程序,用于提供各种通信协议栈MAC级别的支持,以及对外设和业务流产生的支持。除了TI的处理器外,还考虑了专门的飞思卡尔解决方案。最终开发人员选择的是四核DSP处理器TMS320C6674c,每个内核的工作频率是1.25GHz,因此可以提供卓越的处理器性能以及对开发工作的良好技术支持。
值得注意的是,TMS320C6674处理器支持高速SRIO接口,这种接口为板间连接问题以及与FPGA的集成提供了最佳解决方案。另外,该处理器还支持作为KeyStone处理器架构一部分的安全加速引擎。通信通道在这种架构上可以完全封闭,这对在无线网络上传送保密信息显得尤其重要(事实上所有信息都会直接或间接地影响我们生活的各个方面)。
软件无线电平台如今已被应用于许多领域。MESH、SMARTGRID、SMARTANTENNA、MIMO、WRAN、DVB、DRM和LTE只是现在高效引入这种技术的众多领域中的几个。Promwad公司开发的这种平台也会找到合适的现场应用,因为它有助于成功解决与设备升级有关的重要问题,比如时间、成本和风险。从头开始设计和制造这种级别的产品常常需要花上两至三年的时间,而现在只需花半年到一年的时间就能设计出基于软件无线电平台的新设备。 |
|