首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助][讨论]怎样用VHDL实现倍频功能啊?

[求助][讨论]怎样用VHDL实现倍频功能啊?

我想把频率放大128倍,怎么办???

这频率放大的也太多了,换个晶振吧。即使倍频出来了,也会很不稳定的。
PLL可以,如果你的系统时钟够大的话。
我的email :lsy810809@hotmail.com
是啊 !!!!!!!!!

我用了乘法器,可以吗

我的是64K放大到8192k,用乘法可以吗

64*128

为什么不用一个高频的晶振呢?你的FPGA用的时钟是多大啊?

您的意思是再引用一个频率是吗??

使用一个高频的时钟源分频再做嘛。
每一天都是新的开始,每一天都有新的收获
返回列表