请问用移位法做FPGA的除法器怎么做 - FPGA/CPLD可编程逻辑 - 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 - Powered by Eccn

首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » 请问用移位法做FPGA的除法器怎么做

返回列表回复发帖

请问用移位法做FPGA的除法器怎么做

注册会员

Rank: 2

UID: 161128
性别: 男

1^#

lsy810809发表于 2007-5-25 15:33 | 显示全部帖子

假如你有个数 std_logic_vector shu(19 downto 0)那么

0&shu(19 downto 1) 就是除以2的值， shu(0) 就是余数

我的email ：lsy810809@hotmail.com

回复引用