缩减先进制程IC设计时程 新思原型验证平台登场

yuchengze

为节省先进制程IC设计成本，新思科技(Synopsys)宣布推出新一代HAPS-80 FPGA原型建造系统。该系统搭配ProtoCompiler设计自动化和除错软体，并采用赛灵思(Xilinx)最新的现场可编程闸阵列(FPGA)元件，可大幅提升软体开发、硬体/软体整合，以及系统验证的速度。
新思科技资深产品行销经理Neil Songcuan表示，新一代软硬体整合的HAPS-80 FPGA原型建造系统，可大幅缩短IC设计验证时程，进而节省开发成本。
新思科技资深产品行销经理Neil Songcuan表示，整合型原型验证解决方案可大幅缩短IC开发时间、缩短除错周期、执行更多测试、支援更大量的设计和更多软体，以及缩短重复设计时间。

据悉，物理原型解决方案(Physical Prototyping Solutions)，必须着重在IC设计开发的五大面向关键挑战，包括FPGA制图描绘、除错的可视性、平台、容量问题，以及周转时间。

而新思科技新推出的HAPS-80 FPGA原型建造系统，搭配ProtoCompiler软体，可创造高达100MHz的多重FPGA效能，及可自动化分割(Partitioning)作业，将最初原型的平均开发时程缩短至两周以内；此外，在赛灵思Virtex UltraScale FPGA作为元件的基础下，该系统配置(Configurations)可支援高达十六亿ASIC逻辑闸的设计，实现远端使用与并行执行的多工设计模式。

新产品还内建除错功能，提升除错效率和辨别性，可撷取数千笔暂存器转移层次(RTL)讯号，并透过新思“连续验证平台(Verification Continuum Platform)”中VCS仿真工具之“统一编译”及Verdi除错工具之“统一除错”，简化模拟、仿真和原型建造的反覆流程，大幅缩短数月的设计和验证时程。

新思科技资深产品经理韩良栋指出，对IC设计公司而言，原型验证已愈来愈关键。其原因在于，若在原型验证的阶段，能准确除错，对先进制程的企业来说，可省下相当多的光罩支出成本，因此原型验证在未来先进制程的IC设计上，其重要性与必要性将会逐渐增加。


关键字：IC设计  Synopsys