首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

锆石科技】关于 Verilog HDL 语言的一些关键问题解惑 [复制链接]

锆石科技】关于 Verilog HDL 语言的一些关键问题解惑 [复制链接]

本文档主要包含了 Verilog HDL语言 的八个关键问题

它们分别是:

① Verilog的抽象级别

② Verilog的模块化设计

③ 如何给端口选择正确的数据类型

④ Verilog语言中latch的产生

⑤ 组合逻辑反馈环

⑥ 阻塞赋值与非阻塞赋值的不同

FPGA的灵魂状态机

⑧ 代码风格的重要性
返回列表