首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教FPGA的硬件设计问题，谢谢

金牌会员

Rank: 6Rank: 6

UID
1062083 
性别
男 
1#
打印
tT
yuchengze发表于 2016-11-24 22:14 | 只看该作者

请教FPGA的硬件设计问题，谢谢

硬件, 如何
使用FPGA产生时序和待测模块通讯，来测试待测模块。FPGA的管脚电压为3.3V，而待测模块为5V。请问FPGA和待测模块之间如何连接？FPGA的时序为ns，us级的，谢谢指教
收藏 分享 评分
回复 引用

订阅 TOP

返回列表