|
- UID
- 1029342
- 性别
- 男
|
1.2 音频/语音编码器TMS320VC5402
数字音频/语音信号的压缩需要大量的数字信号处理，一般单片机是无法完成的，所以本系统中选用TI公司的DSP芯片TMS320VC5402（以下简称‘C5402）对音频/语音信号进行压缩处理。‘C5402是TI 公司于1999年10月推出的54X系列定点DSP，操作速率达100MIPS，具有增强的多总线结构，三条独立的16位数据存储器总线和一条程序存储器总线；40位的算术逻辑单元，包括两个独立的40位累加器、17位×17位的并行乘法器和一个40位的桶形移位器；支持单指令循环和块循环，存储块移动指令提供了高效的程序和数据存储器管理，支持并行存储和并行加载的算术指令、条件存储指令和中断快速返回，支持定点DSP C语言编译器。
‘C5402通过它的多通道缓存串行口(McBSP)与音频/语音处理器UDA1341TS通信。McBSP提供了全双工的通信机制以及双缓存的发送寄存器和三缓存的接收寄存器，允许连续的数据流传输，数据宽度在8、12、16、20、24、32比特之间可选；McBSP与音频/语音处理器的通信通过BDR0引脚实现，通信过程的控制则由BCLKR0、BCLKR1、BFSR0等三条引脚实现。
1.3 CPLD低速控制
DSP作为高速的运算处理器不适合低速的控制应用。本系统中对UDA1341TS检测、初始化，对液晶显示LCD的控制以及对Flash的存储控制都是一些低速的控制。本系统采用Altera公司的EPM7128S CPLD来完成这些工作，这样就给系统的编程调试带来了极大的方便，缩短了开发周期。
2 运行软件开发
软件设计方面主要包括音频/语音数据的压缩编码以及音频/语音数据的差错校验。
2.1音频/语音数据编码
音频编码算法方面采用了目前通用的MPEGI-LayerII压缩编码算法，该算法是帧数据结构编码，一帧的样点值是1152，以处理器件UDA1341TS 的44.1kHz采样频率计算，一帧数据的编码要求在26ms内完成。语音编码算法方面采用了MPEG-2压缩编码算法。MPEG-2算法是MPEG-I算法的扩展，一帧的样点值是576，以处理器件UDA1341TS 的16kHz采样频率计算，一帧数据的编码要求在72ms内完成。而‘C5402的指令周期是10ns,对于这里的MPEG算法，在满足算法要求的情况下，进行双通道的实时编码最多需要15ms，所以‘C5402可以完成算法的实时编码。其算法流程如图3所示，主要包括以下几方面：(1)滤波器组的运算。(2)心理声学模型的运算。(3)量化编码。(4)帧数据格式化。 |
|
