- UID
- 1029342
- 性别
- 男
|
芯片外部引脚很多都使用inout类型的,为的是节省管腿。一般信号线用做总线等双向数据传输的时候就要用到INOUT类型了。就是一个端口同时做输入和输出。 inout在具体实现上一般用三态门来实现。三态门的第三个状态就是高阻'Z'。当inout端口不输出时,将三态门置高阻。这样信号就不会因为两端同时输出而出错了,更详细的内容可以搜索一下三态门tri-state的资料.
1 使用inout类型数据,可以用如下写法:
- inout data_inout;
- input data_in;
- reg data_reg;//data_inout的映象寄存器
- reg link_data;
- assign data_inout=link_data?data_reg:1’bz;//link_data控制三态门
复制代码
//对于data_reg,可以通过组合逻辑或者时序逻辑根据data_in对其赋值.通过控制link_data的高低电平,从而设置data_inout是输出数据还是处于高阻态,如果处于高阻态,则此时当作输入端口使用.link_data可以通过相关电路来控制.
2 编写测试模块时,对于inout类型的端口,需要定义成wire类型变量,而其它输入端口都定义成reg类型,这两者是有区别的.
当上面例子中的data_inout用作输入时,需要赋值给data_inout,其余情况可以断开.此时可以用assign语句实现:assign data_inout=link?data_in_t:1’bz;其中的link ,data_in_t是reg类型变量,在测试模块中赋值.
另外,可以设置一个输出端口观察data_inout用作输出的情况:- Wire data_out_t;
- Assign data_out_t=(!link)?data_inout:1’bz;
- 3 else,in RTL
- inout use in top module(PAD)
- dont use inout(tri) in sub module
复制代码
也就是说,在内部模块最好不要出现inout,如果确实需要,那么用两个port实现,到顶层的时候再用三态实现。理由是:在非顶层模块用双向口的话,该双向口必然有它的上层跟它相连。既然是双向口,则上层至少有一个输入口和一个输出口联到该双向口上,则发生两个内部输出单元连接到一起的情况出现,这样在综合时往往会出错。
对双向口,我们可以将其理解为2个分量:一个输入分量,一个输出分量。另外还需要一个控制信号控制输出分量何时输出。此时,我们就可以很容易地对双向端口建模。
例子:
CODE:
- module dual_port (
- ....
- inout_pin,
- ....
- );
- inout inout_pin;
- wire inout_pin;
- wire input_of_inout;
- wire output_of_inout;
- wire out_en;
- assign input_of_inout = inout_pin;
- assign inout_pin = out_en ? output_of_inout : 高阻;//问题,如果out_en为假的话,inout_pin为高
- //阻,那input_of_inout呢?
- //如果out_en为真,那么input_of_inout岂不
- //是也等于inout_pin?怎么体现是输入呢?
- endmodule
复制代码
可见,此时input_of_inout和output_of_inout就可以当作普通信号使用了。
4.仿真(o(∩_∩)o...哈哈,这才是我想要看的)
在仿真的时候,需要注意双向口的处理。如果是直接与另外一个模块的双向口连接,那么只要保证一个模块在输出的时候,另外一个模块没有输出(处于高阻态)就可以了。
如果是在ModelSim中作为单独的模块仿真,那么在模块输出的时候,不能使用force命令将其设为高阻态,而是使用release命令将总线释放掉
很多初学者在写testbench进行仿真和验证的时候,被inout双向口难住了。仿真器老是提示错误不能进行。下面是我个人对inout端口写testbench仿真的一些总结,并举例进行说明。在这里先要说明一下inout口在testbench中要定义为wire型变量。
先假设有一源代码为:
- module xx(data_inout , ........);
- inout data_inout;
- ........................
- assign data_inout=(! link)?datareg:1'bz;
- endmodule
复制代码
方法一:使用相反控制信号inout口,等于两个模块之间用inout双向口互连。这种方法要注意assign 语句只能放在initial和always块内。
- module test();
- wire data_inout;
- reg data_reg;
- reg link;
- initial begin
- ..........
- end
- assign data_inout=link?data_reg:1'bz;
- endmodule
复制代码
方法二:使用force和release语句,但这种方法不能准确反映双向端口的信号变化,但这种方法可以反在块内。
- module test();
- wire data_inout;
- reg data_reg;
- reg link;
- #xx; //延时
- force data_inout=1'bx; //强制作为输入端口
- ...............
- #xx;
- release data_inout; //释放输入端口
- endmodule
复制代码
仿真
很多读者反映仿真双向端口的时候遇到困难,这里介绍一下双向端口的仿真方法。一个典型的双向端口如图1所示。
其中inner_port与芯片内部其他逻辑相连,outer_port为芯片外部管脚,out_en用于控制双向端口的方向,out_en为1时,端口为输出方向,out_en为0时,端口为输入方向。
用Verilog语言描述如下:
- module bidirection_io(inner_port,out_en,outer_port);
- input out_en;
- inout[7:0] inner_port;
- inout[7:0] outer_port;
- assign outer_port=(out_en==1)?inner_port:8'hzz;
- assign inner_port=(out_en==0)?outer_port:8'hzz;
- endmodule
复制代码
用VHDL语言描述双向端口如下:
- library ieee;
- use IEEE.STD_LOGIC_1164.ALL;
- entity bidirection_io is
- port ( inner_port : inout std_logic_vector(7 downto 0);
- out_en : in std_logic;
- outer_port : inout std_logic_vector(7 downto 0) );
- end bidirection_io;
- architecture behavioral of bidirection_io is
- begin
- outer_port<=inner_port when out_en='1' else (OTHERS=>'Z');
- inner_port<=outer_port when out_en='0' else (OTHERS=>'Z');
- end behavioral;
复制代码
仿真时需要验证双向端口能正确输出数据,以及正确读入数据,因此需要驱动out_en端口,当out_en端口为1时,testbench驱动inner_port端口,然后检查outer_port端口输出的数据是否正确;当out_en端口为0时,testbench驱动outer_port端口,然后检查inner_port端口读入的数据是否正确。由于inner_port和outer_port端口都是双向端口(在VHDL和Verilog语言中都用inout定义),因此驱动方法与单向端口有所不同。
验证该双向端口的testbench结构如图2所示。 |
|