|
 
- UID
- 1062083
- 性别
- 男
|
1 引言
高密度的嵌入式DRAM （embedded DRAM，eDARM）的集成技术研究是当前的一个热点。从国内外的研究现状来看，在对eDRAM的研究上，关于工艺和可测性的研究多于系统体系结构的研究，并且对基于eDRAM的存储结构的研究大多偏重于实现；性能研究通常采用定性的方法，针对单个参数进行分析，定量研究不足。另外，当前的SOC设计中，通常存储单元有多个控制器，如何优化不同控制器的存储器访问请求也是决定系统性能的关键问题。而以上问题正是本研究的出发点和研究重点。
eDRAM可复用设计需要设计者在考虑eDRAM的应用场合、存储器大小、页长、数据字宽、响应模式、时钟频率和存储器组织后，采用合适的 eDRAM核和适当的集成方法。这需要eDRAM的性能评估模型，也需要合适的嵌入式存储器接口和控制器。因此，本项目针对基于eDRAM的SOC系统设计和可复用的eDRAM的集成技术进行研究，提出一个eDRAM的性能评估模型，研究开发一个多主控单元的
eDRAM控制器。研究中的关键问题如下：
a.不同应用条件下测试基准的选择和功耗模型分析。
不同的应用需要选取合适的测试基准，测试基准需要代表此种应用的典型特性，测试基准的参量如何设置将影响到针对某种应用所建立的评价函数是否准确。另一方面，由于过去主要是对基于SRAM的高速缓存进行功耗分析，不考虑DRAM的功耗（这是因为片外DRAM的功耗相比于DRAM的连线功耗很小），因此eDRAM的功耗分析是难点之一。
b.如何定量评估eDRAM的各项参数对存储系统的影响的问题。
本研究中存储体个数、行宽、列宽、刷新率等均为有限离散的变量，在测试基准给定的条件下可以快速的测量和计算所需的性能函数的值。在建立了评价函数簇模型后只需进行搜索或利用经验公式就可以找出所需的方案。
另一方面，关于计算机存储系统结构和性能测试方法的研究也已经相当深入，对嵌入式处理器的研究提供了很多有参考价值的研究思路和可以利用的软件，如EEMBC（Embedded Microprocessor Benchmark Consortium）的嵌入处理器测试的性能评分程序、仿真软件SimpleScalar等，并且Foundry可以提供精确的、完全经过验证的eDRAM模型，这些都为本项目研究提供了良好的基础。
2 eDRAM的各项参数对基于eDRAM的存储器系统的性能影响
研究工作将主要围绕两个方面展开：一个方面是研究基于eDRAM的存储器系统性能评估模型，为基于eDRAM的SOC设计提供理论依据；另一方面是研究在多主控单元情况下eDRAM控制器的仲裁机制以优化其性能。
a. 读/写数据的字节数，即数据量大小。
b. 读所占的百分比。
c. 连续请求所占的百分比。
d. 同时发出读写请求的进程数。
本论文的研究内容是根据典型应用产生测试基准，在此基础上定量的分析上述各项参数对存储器性能的影响，提出一个定量评估基于eDRAM的存储器的性能模型。性能评价函数簇，如图1所示，包括L（访问延迟）函数，P（功耗）函数，A（面积）函数和Y（良率）函数。利用此模型在知道系统性能要求的情况下，可以求出满足系统性能要求的最佳的参数值，或是多种满足条件的备选方案。 |
|
