首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

问:CPLD的管脚电平

问:CPLD的管脚电平

我用一个按键控制一个led的亮灭。

din口,按键,不按时为0.8v,按下后为2.9v;

pout口,led口,不按时为1.5v,按下后为2.9v;

所以led常亮,当按键按下后亮度加大。怎么使din口无按键时输出为0呢?

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
--*****************************************************************
entity cntr3 is                   --Entity Define Area
    Port (
            din: IN bit;
            Pout: OUT bit
         );
end cntr3;
--******************************************************************
architecture a of cntr3 is        --Achitecture Define Area
BEGIN
    Pout<=din;
end a;

使用判断语句,将未按状态设成0,也可以使用状态机来实现。按键为一个状态,输出1,不按建为一个状态输出0;

如果输出0的pin电压还是1.5v,那cpld就有坏的可能了。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm

谢谢

返回列表