利用EDA工具提高系统级芯片测试的效率 可靠性, 产品, 成本, 技术

yuchengze

高度复杂的SoC设计正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。可测性设计通过提高电路的可测试性，从而保证芯片的高质量生产和制造。借助于EDA技术，可以实现可测试性设计的自动化，提高电路开发工作效率，并获得高质量的测试向量，从而提高测试质量、低测试成本。

半导体工艺的进步以摩尔定率的速度推动着集成电路产业的发展。随着芯片的工艺尺寸越来越细，集成度越来越高，半导体工艺加工中可能引入越来越多的各种失效。传统的利用功能仿真向量进行生产制造芯片的后期测试，虽然有的工程师认为由于充分测试过电路的功能，所以功能测试向量应该可以满足市场对产品质量的需求，然而实际上功能测试向量还很不完备，亚微米、深亚微米制造工艺条件下，功能测试向量所能达到的测试覆盖率只有50％到60％左右，测试的质量得不到充分保证；另外功能测试向量的产生和运行都十分昂贵；与此同时功能测试向量还不便于失效器件的故障诊断。

可测试性设计的内容与EDA技术

半导体工艺中可能引入各种失效，材料的缺陷以及工艺偏差都可能导致芯片中电路连接的短路、断路以及器件结间穿通等问题。而这样的物理失效必然导致电路功能或者性能方面的故障，对这些电学故障进行逻辑行为抽象就称为故障模型。例如，最常用的一种类型的电学故障可以抽象为单元中的信号状态被锁定在逻辑“0”或者逻辑“1”上(SA0或者SA1)，这种类型物理失效的抽象模式被称为“Stuck-at”的故障模型；对于深亚微米制造工艺的芯片，其高性能的测试中还必须结合多种实速(at-speed)故障模型，包括跃迁故障模型、路径延时故障模型和IDDQ故障模型等。