首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

SoC功耗设计的黄金模型

SoC功耗设计的黄金模型

SoC系统设计方面,现在还有一些人们几乎未涉足的领域,而这些领域将对降低功耗产生最大的推动作用。幸运的是,人们现在已经拥有大量针对这一领域的设计工具。在近日美国旧金山举办的Electronic Summit2008上,Mentor Graphics的ESL-HDL部门总经理Glenn Perry介绍了系统级设计需要考虑的方方面面。   系统架构方面的改进将带来巨大的好处,不过在EDA世界,人们只有在设计的较晚阶段才使用功耗仿真工具,如门级和物理实现级。那为何不在系统级进行这些工作?原因主要包括:
  第一,这样做所花费的成本和相应的折中。要实现这一点,就需要一个运行速度极快的仿真平台,足以运行所需的软件,因为我们也提到了软件、硬件和系统设计的影响和相互关系。
  第二,关系到模型的精度。如果你不能精确地预测其功耗特性,则世界上最快的仿真也没有多大裨益。你无法或者很难知道你的器件的功耗,除非具体地将其实现,因为功耗与许多实际因素有关。近年来,技术也取得了巨大进展,可以提供transaction层次直至ESL(电子系统级)层次的精确模型。有些工具可以帮助用户提取非常精确的模型,在门级和transcaction(事务)级可以达到5%~10%以内。这是一个巨大的进展。没有人愿意对其设计两次建模,一旦在SystemC和标准C中建模后,还要在RTL中建模。
  第三,我们的机会是如何利用这些模型来作为“黄金”模型,进行测试平台的校验。如今在市场上进行的验证方法学方面的进展,都采用了某种“黄金”模型,而这些模型是系统分析方面的需求推动下生成的。
返回列表