首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

CADENCE通过TSMC设计参考流程8.0版加速设计

CADENCE通过TSMC设计参考流程8.0版加速设计

Cadence设计系统公司与台积电宣布Cadence在为TSMC参考流程8.0提供重要功能。这种新的参考流程解决了45纳米的设计难题,为晶粒内变异提供了统计时序分析、与自动化的可制造性设计(DFM)热点修整,以及新的动态低功耗设计方法学。

返回列表