|
- UID
- 1029342
- 性别
- 男
|
摘要：对ASIC 设计的工作流程和相关工具软件进行了简要介绍，并概括了ASIC 设计的
发展过程和较新趋势，以促进大家对芯片设计领域的认识和了解。
1、引言
（1）ASIC 设计的分类
ASIC 设计主要有全定制（full custom）设计方法和半定制（semi- custom）设计方法。半定制设计又可分为门阵列设计、标准单元设计、可编程逻辑设计等等。全定制方法是完全由设计师根据工艺，以尽可能高的速度和尽可能小的面积以及完全满意的封装、独立地进行芯片设计。这种方法虽然灵活性高，而且可以达到最优的设计性能，但是需要花费大量的时间与人力来进行人工的布局布线，而且一旦需要修改内部设计，将不得不影响到其它部分的布局。所以，它的设计成本相对较高，适合于大批量的ASIC 芯片设计，如存储芯片的设计等等。相比之下，半定制方法是一种基于库元件的约束性设计。约束的主要目的是简化设计、缩短设计周期，并提高芯片的成品率。它更多地利用了EDA 系统来完成布局布线等工作，可以大大地减少设计工程师的工作量，因此它比较适合于小规模设计生产和实验。与传统的电路设计方法相比，ASIC 设计具有如下优点：①用ASIC 来设计和改造电子产品可以大幅度地减小印刷电路板的面积和接插件，降低装配和调试费用，从而降低产品的综合成本。②提高产品的可靠性。
采用ASIC 后，可以大幅度减少焊点和接插件数目，系统的可靠性可以大幅度提高。③提高产品的保
密程度和竞争能力，维护设计者IP 权力。④降低电子产品的功耗。由于ASIC 内部电路尺寸很小，互连线短、分布电容小，驱动电路的功耗可以大大降低；另外由于芯片内部受外界干扰很小，可以使用比较低的工作电压以降低功耗。⑤提高电子产品的工作速度。ASIC 芯片内部很短的互连线能大大缩短延迟时间，且芯片内部不易受外界干扰，对提高系统运行速度非常有利。⑥大大减小电子产品的体积重量。
（2）ASIC 设计与FPGA
我们知道，FPGA 开发流程大致为：选定器件，安装软件，设计输入，代码调试（包括管脚定义、时
序定义、时序分析），设计仿真（功能仿真、时序仿真）和下载调试。而ASIC 是为某个客户定制的芯片，与FPGA 相比，有非通用的后端设计费、制掩模费、测试费等，故前期成本较高。在ASIC 设计过程中，往往要用到FPGA 进行原型验证。FPGA 验证是进行ASIC 设计的重要环节，其后，还需要引入ASIC 版本源码，插入IO PAD，DFT，功耗估计和进行其它后端流程。完成FPGA 验证可以说就完成了ASIC 整套流程的50~80%。
在过去的二十年间，ASIC 与FPGA 一直是电子设计的主流技术。在相当长的一段时间内，二者不同
的技术特征造就了它们应用于不同的市场：ASIC 被用于大批量的专用产品，以尽可能摊薄设计与制造成本，实现良好的性价比；FPGA 虽单价较高，但由于其可编程的灵活性受小批量应用的青睐，很多时候还被用于ASIC 设计中的原型验证。然而在最近的几年中，原有的平衡逐渐被打破。随着半导体制造技术的进步，硅器件的单位面积制造成本迅速降低，FPGA 厂商不断采用新工艺使得FPGA 的价格不断下降；相反随着设计复杂性的增加，ASIC 的非重复性工程（NRE）费用、最少订购数量以及开发工具套件的费用都在上涨，加之面市时间的压力，对产品设计的快捷性和灵活性提出更高的要求，因此FPGA 表现出强于ASIC 的发展势头，这特别反映在新开工设计项目对设计方法的选择上。但是原有FPGA 架构相对于ASIC的固有弱点，如功耗高、速度慢、资源冗余，价格偏贵等，使FPGA 在面对复杂功能设计的要求时还是会感到吃力，因此人们开始考虑通过技术上的融合在ASIC 与FPGA 之间寻找一条"中间道路"，它们在某些方面有慢慢靠拢的趋势。
根据Zeidman Consulting 公司的比较结论，在经济萧条时期，由于价格是市场的主要驱动力，产品的批量小，小型企业倾向于利用FPGA，大型企业倾向于使用ASIC，或者将FPGA 转换为ASIC。在经济起飞时期，价格因素的作用减少，所有的企业将大量利用FPGA，只有对较大批量和极低价格的产品的特殊要求下才使用ASIC。FPGA 最本质的特性是可编程性和设计周期短的优势，而这正是ASIC 的弱点。两者在价格上的比较要考虑多种因素，但趋势是向有利于FPGA 的方面发展。因为深亚微米工艺的掩模费用更加昂贵，因此NRE 费用急剧上升。一般的ASIC 在0.25μm 工艺线的NRE 费用为10 万美元左右，在0.13μm 时要在100 万美元左右。原因是增大的晶圆和减小的芯片，厂家要求增加订购批量。ASlC 的设计周期越来越长，而FPGA 的设计周期仍然很短，设计者不必担心深亚微米的影响。因此有人认为，ASIC 不久会萎缩到较小的市场份额。随着ASIC 向深亚微米工艺发展，掩模的复杂度提高，逼迫低瑞的ASIC 必须在FPGA 方面找出自己的出路。
（3）ASIC 设计与DSP
从历史角度讲，以前的DSP 名词是指一种信号处理技术，一直到1980 年初推出DSP 芯片，DSP 才逐步成为一种全新高速处理器的名称。最初的DSP 处理能力有限，主要应用于数据通信和语音处理领域，其后DSP 应用逐步扩展到各种电子产品中，诸如硬盘驱动器、通用调制解调器、无线通信终端等等。随着技术的飞速发展，1990 年中DSP 在数字GSM 手机应用和无线基站应用中获得了巨大的成功。目前DSP 开始全面拓展到各种应用领域，在宽带通信、数字控制、数字音频、数字视频等市场上开始占居主角。
很少有嵌入式应用是完全用可编程逻辑器件来实现的。串行化的步进式算法最好是由CPU 或DSP 用
软件来实现。最佳的硬件加速性能大多是由并行执行的功能来完成，其物理形式通常是将硬件协处理器（FPGA) 与CPU 紧密的结合在一起，CPU 与FPGA 的紧密结合可以提供软硬件的最佳连接方式。在这种结构中，CPU 通常运行系统应用方面的程序，实时很强的任务放到FPGA 等硬件上，这样可以减轻处理器的负荷，从而获得更大的带宽。我们还可以通过把算法的软件实现移植到硬件上来克服速度瓶颈。但因此我们又将面临一个问题：设计者必须使用硬件描述语言编写FPGA 代码，而这些功能原本是用C 语言在处理器或DSP 中实现的，如何实现硬件描述语言与C 语言的相互转换和融合，是二者之间的障碍和挑战。目前的发展趋势就是"软件硬件化"、"硬件软件化"。前者如TCP/IP 协议等，已有人进行硬件实现的尝试，后者如"软件无线电"，就是用可配置软件来实现各种硬件模块的功能。
目前嵌入式的DSP 硬核比较常见，但嵌入式DSP 硬核往往不能完成一个完整的DSP 功能，它可以实
现乘法、乘加和乘累加运算。软核可以实现相同功能，两者区别主要在于性能，如Stratix DSP 硬核可以达到300MHz 左右的时钟频率，而软核一般很难超过150MHz。 |
|
