Mentor Graphics 与 ARM 签署多年协议，尽早获得ARM IP以加速SoC的验证、实施和测试 微软雅黑

yuchengze

Mentor Graphics 公司(纳斯达克代码：MENT)已与 ARM(伦敦证券交易所代码：ARM;纳斯达克代码：ARMH)签订一份多年订购协议，以尽早获得各种 ARM IP 和相关技术。Mentor 将借此机会优化其基于 ARM 的片上系统 (SoC) 设计工具和方法。Mentor 将获得可用于 ARMv8-A 和 ARMv7-A 架构的 ARM Cortex® 处理器、ARM Mali 图形处理器(GPU)、ARM CoreLink 系统 IP、ARM Artisan 物理 IP 和 ARM POP IP，以实施硬件加速。
摘要：
· 优化的 Mentor® 验证、实施和测试工具与方法将有助于双方客户使用 ARM® IP 进行设计
· 多年订购协议让 Mentor 可尽早获得 ARMv8-A 和 ARMv7-A 架构、ARM Mali™ 图形处理器、ARM CoreLink™ 系统 IP、ARM Artisan® 物理 IP 和 ARM POP™ IP
· 协议涉及 Veloce® 硬件仿真平台、Questa® 验证平台、RealTime Designer™ 和 Olympus-SoC™ Netlist-to-GDSII 系统，以及 Tessent® 产品套件
“我们与 Mentor Graphics 密切合作，帮助全球最先进的电子公司打造一系列引领市场的产品，”ARM 执行副总裁兼产品组总裁 Pete Hutton 说道。“这一协议让我们能更好地为双方的客户提供用于全面的 SoC 设计、实施和验证更具竞争力的工具。”
通过此协议，Mentor 可以在常规发布前优化其 ARM IP 流程和工具。这将使 Mentor 的客户能在其设计中加入最新的 ARM IP，相信其验证、实施和测试环境已达最优化，并且还能使其最新 ASIC 和 FPGA 设计的性能和功能都达到最高水平。
与 ARM 生态系统中的许多公司一样，ARM 也采用了 Mentor Enterprise Verification Platform™ (EVP)，包括 Veloce 和 Questa 平台，以验证新处理器 IP 和系统 IP 设计。对于数字设计实现，该协议将有助于 Mentor 优化针对基于 ARM 设计的 RealTime Designer 物理 RTL 综合和 Olympus-SoC Place & Route 解决方案。对于 IC 测试生成，还将提供针对 Tessent MemoryBIST、LogicBIST 和 TestKompress® 流程进行特定处理器优化，这种优化未来会被广泛使用。
“Mentor 和 ARM 已经合作多年，共同协助领先的半导体公司将基于 ARM 的产品推向市场，”Mentor Graphics营销副总裁 Brian Derrick 说道。“这一协议促使我们双方合作迈入更深层次，可以更加优化双方产品，当我们的客户需要生产低功耗、高性能的 IoT、移动和其他市场的下一代产品时，我们能为其提供更大的成功保障。”