iamzhr 当前离线
注册会员
各位大虾帮个忙啊，做xilinx的xc3s500e的时候遇到点问题：
用DCM模块的时候，为什么不能够级连？
FPGA和外部ROM连接时，连线和引脚是不是必须和开发板上一样啊？
我的开发板上的晶振就随便和一个GCLK引脚相连，我做板的时候可以随便接吗？或者是否可以不接晶振啊？
如果不用xilinx系列的PROM配置FPGA时，引脚和连线是不是可以自己随意安排啊？是不是只要和FPGA上的配置引脚相连就可以拉？
望各位兄弟们的回应啊，在此先谢谢大家拉！！！
订阅 TOP
很感谢你的回复，经过几天的学习进步不少
有些问题也想通了.
TOP
