TMS320C66x汇编语言的DSP代码优化技术

金牌会员

Rank: 6 Rank: 6

UID: 1062083
性别: 男

1^#

打印

字体大小: tT

yuchengze发表于 2017-9-20 14:28 | 只看该作者

TMS320C66x汇编语言的DSP代码优化技术

摘要：随着主频的不断增加及多核处理器的出现，DSP运算量也不断地提高，但是从系统集成度的提高和成本角度考虑，仍然需要对C语言代码进行优化以提高效率。介绍了TMS320C66x汇编和流水线技术，阐述了在CCS编译器的实时运行环境下，编程需要注意的有关问题，以及如何利用流水线技术提高DSP的处理效率。
引言
DSP(数字信号处理器)通常作为实时信号处理的核心器件，被广泛应用于工业控制、通信、航空航天、武器精确制导等领域中。在以DSP为核心的系统设计过程中，软件开发的地位显得尤为重要。虽然器件水平的不断提高、DSP主频和运算核的增加，使DSP的运算能力大为提升，但是随着系统集成度和实时性的不断提高，为了提高运算速度和执行效率，在进行软件开发时经常需要用到C语言和汇编语言的混合编程。
如何使C语言和汇编语言有效地结合在一起，使程序清晰易懂，同时提升运算效率是本文着重讨论的问题。TI公司的TMS320C66x系列是高性能的数字信号处理器，本文以CCS5.0编程环境为例，讲述了编译器的实时运行环境下的汇编编程规则、使用流水线技术对程序的改善，以及在编程中需要注意的问题。
1 TMS320C66x DSP简介
TMS320C66x高性能DSP采用VLIW结构，具有2路数据通道，每个通道包含4个可以并行运行的处理单元(.L、.S、.M和.D)，每个通道有32个32位通用寄存器，每个周期最多可以运行8个32位的指令，数据的加载位宽为每个周期32位或者64位。
其L1/L2存储包括直接映射的32 KB的L1P指令RAM、32 KB的2路L1D数据RAM、512 KB可配置的L2 RAM;最高运行频率为1.25 GHz，每核最高有40 GMAC/s定点和20 GFLOP/s运算能力，8核共享4MB片上存储，包含丰富的外围接口，如DDR3控制器、PCIe控制器和SRIO接口等。
TMS320C66x DSP核心框图如图1所示。

2 编译器的实时运行环境
在编译器的实时运行环境下，编写汇编代码时要遵守的规则主要有：寄存器使用规则和参数传递规则。
TMS320C66x两组通用寄存器，每组分别有32个32位寄存器，分为两组，分别是A0～A31和B0～B31。编译器对特定寄存器的使用及如何保护作了规定。占用两个寄存器的数据(长整型、双精度浮点数)放在相邻的两个寄存器中，且第一个必须是奇数，例如A1：A0，前面存放高位，后面存放低位，成对使用。
TMS320C66x编译器对汇编函数调用有严格的规定，如果在调用中不遵守这些规定，就会破坏实时运行环境，导致程序错误。主程序把函数调用需要传递的参数放在寄存器或者堆栈里。参数的前10个依次放在A4、B4、A6、B6、A8、B8、A10、B10、A12和B12里、如果参数是长整型或者浮点型，就占用一个寄存器对，如A5：A4、B5：B4等，依此类推。
剩下的参数放在堆栈里，堆栈指针指向下一个空地址，第11个参数就是SP+offset，依此类推。参数放在堆栈里需要考虑存储边界，一个参数如未声明类型且长度不超过一个整型，按整型存放，未声明的浮点数按双精度浮点数存放。返回值如果是整型，单精度浮点数或者指针，放在A4中，如果是长整型或者双精度浮点数则放在A5：A4中。
3 软件流水线技术的应用
TMS320C66x系列DSP的高速度、高效率是靠并行处理来实现的，而软件流水线技术(software pipeline)则是实现并行处理的关键。DSP只有在流水线充分发挥作用的情况下，才可能达到最高的执行效率。软件流水线包含取指、译码和执行3个阶段，每个阶段又分为不同的相位。软件流水线技术处于不同相位可以并行执行，即取指、译码和执行可以并行运行，甚至相同阶段不同相位也可以并行运行。
软件流水线技术是一种循环内的指令，能在一个周期内使用不同功能单元并行处理多个迭代的技术，能更为有效地使用资源，尤其对于VLIW的具有多功能单元的架构，通过减少循环中因为数据相关导致的依赖和功能单元使用冲突挖掘一次循环中指令的并行性，一般都是针对最内层循环进行的优化。

收藏分享评分

回复引用

订阅 TOP

返回列表