台积电为了打赢7纳米制程之战，在各方面积极布局，日前合作伙伴新思科技(Synopsys)针对7纳米制程成功完成DesignWare基础和介面PHY IP组合的投片，与16FF+制程相比，台积电的7纳米制程能降低功耗达60%，并提升35%的效能。
台积电的7纳米制程是非常重要的一个时代，不同于10纳米制程偏向过度性质，7纳米不但是长寿制程，且瞄准未来潜力无限的高速运算(HPC)市场，且会是和三星电子(Samsung Electronics)一较高下的一个技术里程碑。
新思表示，针对台积公司7纳米制程技术已成功完成的DesignWare基础及介面PHY IP组合的投片包括逻辑库、嵌入式存储器、嵌入式测试及修复、USB 3.1/2.0、USB-C 3.1/DisplayPort 1.4、DDR4/3、MIPI D-PHY、PCIE 4.0/3.1、以太网络和SATA 6G。
而其他DesignWare IP包括LPDDR4x、HBM2、MIPI-PHY预计于2017年完成投片。 再者，新思指出，用于台积电7纳米制程的DesignWare基础及介面IP组合已经问世，STAR存储器系统解决方案已可用于所有台积电的制程技术。 新思表示，台积电的7纳米制程能让设计人员降低功耗达60%，以及提升35%效能，借由提供针对台积电最新7纳米制程的IP组合，新思可达到移动装置、车用电子、高效运算应用在功耗及效能上的要求。
台积电设计基础架构行销事业部资深协理Suk Lee表示，针对台积电的7纳米制程上，新思成功完成DesignWare基础及介面IP组合的投片，显示新思在IP领域的领导地位，其开发的IP能协助双方客户达到在功耗、效能、芯片面积的提升。 |
