首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

用Verilog-HDL编个加法器下载到测试版怎么实现啊？

注册会员

Rank: 2

UID
166994 
性别
男 
1#
打印
tT
hmily02321发表于 2007-8-2 16:35 | 只看该作者

用Verilog-HDL编个加法器下载到测试版怎么实现啊？

测试版, 法器, 下载
本人刚刚学习Verilog-HDL不太懂，那位高手帮帮忙啊
收藏 分享 评分
回复 引用

订阅 TOP

返回列表