xilinx ise 7.1i 仿真的问题 ise, xilinx, 仿真

qwj_1208

       我是新手，刚刚接触xilinx，今天刚熟悉xilinx ise 7.1软件的时候，使用vhdl编程之后，新建一个 TEST BENCH WAVEFORM波形文件，等到设置某一输入信号时，当设置完成后点击OK，软件没有响应，要不就自动关闭，这是为什么啊？请高手赐教啊！不胜感激！