TSMC认证Synopsys IC Compiler II适合10-nm FinFET生产，并开始7-nm工艺的初步设计

yuchengze

新思科技(Synopsys, Inc.，纳斯达克股票代码：SNPS)日前宣布：TSMC已经按照Synopsys的IC Compiler™ II布局及布线解决方案，完成了在其最先进的10-纳米(nm)级FinFET v1.0技术节点上运行Synopsys数字、验收及自定义实施工具的认证。由于早期10-nm采用者已经进行了多个生产设计，此次认证为这一技术在IC Compiler II广大客户群中大规模使用铺平了道路，使双方共有客户可以从新的技术节点中汲取最大收益。此外，TSMC已经为根据7-nm工艺节点最新设计规则手册(DRM)和SPICE模型认证IC Compiler II和相关实施工具奠定了第一个里程碑，使双方共同客户可以开启初步的设计活动。
亮点：
• TSMC 10-nm认证加速了IC Compiler II的发展
• 相比以往技术节点的认证，深入广泛合作使认证节约了大量时间
• Galaxy Design Platform的Advanced Waveform Propagation技术使新技术节点可以支持使用超低电压的设计
为了支持TSMC10-nm在超低电压下运行，Synopsys与TSMC通过认证协作，支持Synopsys PrimeTime®对波形敏感的超低电压运行进行验收分析。此外，Galaxy™ Design Platform的全套工具都已通过验证，可达到全色10-nm工艺的设计规则与要求，如系统级芯片(SoC)设计所有级别的多模式与可靠性要求。获得认证的平台提供了布线规则、物理验证运行设置、精确验收提取技术文档、与SPICE相关的统计型时序分析以及适用于10-nm和7-nm FinFET工艺的互操作流程设计套件(iPDK)。
Synopsys设计团队产品营销副总裁Bijan Kiani表示：“我们与TSMC就其10-nm和7-nm工艺展开合作，使设计人员可以在围绕TSMC新一代FinFET工艺进行芯片设计时放心使用Galaxy Design Platform。对这两项FinFET工艺的认证加深了我们与TSMC开发新一代技术的合作关系。”
TSMC设计基础架构营销部高级总监Suk Lee表示：“基于我们与Synopsys在FinFET方面的长期合作，此次TSMC认证意味着Galaxy Design Platform的工具如今已经可用于10-nm产品并可通过7-nm工艺为我们的共同客户提供初步服务。获得TSMC认证的Synopsys全套数字、验收及自定义实施解决方案将为我们的共同客户带来更高性能和更低功耗。”
获得TSMC认证的Synopsys主要工具与功能包括：
• IC Compiler II布局及布线：先进的优化功能，可实现最佳区域、时序和功耗结果质量并对功耗、信号和单元级可靠性分析提供支持
• IC Validator验收物理验证：验收DRC、LVS和金属填充的验证运行设置;包括对Synopsys IC Compiler II中的设计内物理验证的支持
• StarRC™提取：多模式、全色感知变化和3-D FinFET建模，确保了行业领先的验收准确性
• PrimeTime时序验收：具有Advanced Waveform Propagation(AWP)、基于Liberty Variation Format(LVF)的流程变化分析以及布局规则感知的工程变更修复(ECO)指南的超低电压时序验收
• Galaxy Custom Designer®原理图编辑器和Laker®布局编辑器：支持全着色流程;跟踪模式支持，设计中EM/IR计算并整合了CustomSim™ EM/IR分析以排除布局验收错误
• PrimeRail和CustomSim可靠性分析：进行精确统计与动态门级和晶体管级分析，以支持着色感知电迁移(EM)规则，实现分析与IR压降完整性
• NanoTime自定义时序分析：10-nm嵌入式SRAM的SPICE精确晶体管级静态时序分析
• HSPICE®、CustomSim和FineSim®仿真：配备了自加热效果并提供精确电路仿真结果的FinFET设备建模，可实现模拟、逻辑、高频和SRAM设计
• ESP-CV自定义功能验证：用于10-nm SRAM，宏和库单元设计的晶体管级形式化等价性验证
另外，TSMC也就DesignWare® STAR Memory System®产品与Synopsys展开合作，从而对基于FinFET的内存进行测试、维修和诊断。