| 电子设计技术的核心是EDA(electronic design automation，电子设计自动化)技术，EDA是指以计算机为工作平台，融合电子技术、计算机技术、智能化技术等研制成的电子CAD通用软件包，主要辅助进行IC设计、电子电路设计和PCB设计等。EDA技术已有30多年的发展历程，大致可分为20世纪70年代的计算机辅助设计(CAD)阶段、80年代的计算机辅助工程(CAE)阶段和90年代后的电子系统设计自动化(EDA)阶段，其功能越来 随着半导体工艺的进步，集成电路设计环境出现了工艺技术进步速度大于EDA工具进步的现象。面对超大规模ASIC的设计，业界有两种倾向:一是提高设计的抽象层次，降低设计的复杂度，这主要由EDA工具的发展来带动，较显著的是行为级综合工具的出现;二是提高设计的粒度，采用可复用的IP核，进行系统的集成。这都引发了EDA工具和EDA设计过程、设计结果新的标准化问题。
目前，EDA工具众多，在给予设计者众多选择的同时，也会导致设计平台失去一致性，阻碍了设计结果的数据交换和共享，这也成为集成电路和EDA工具发展的障碍。芯片复杂程度越高，对EDA的依赖也越高，如果缺乏EDA的底层技术及其接口的标准化，就不能很好地对涉及结果进行交换、共享及重用。
1 EDA设计平台标准
广泛应用于EDA的设计平台主要有两个:一是运行在各类UNIX系统下的桌面高端服务器型工程工作站;二是运行在各类微软Windows操作系统下的桌面型PC机。复杂的芯片设计多采用UNIX工作站完成，而基于Windows系统的PC机多用来完成PCB设计、FPGA和可编程IC设计和一些底端的ASIC设计(用于设计过程中的所选择的一部分)。较流行的EDA软件平台是UNIX工作站，其中受欢迎的计算环境主要包括:SunSoft的Sun操作系统(正在过渡到Solaris更新的版本)，Hewlett Packard HP-UX，IBMAIX，DECOSF/1等。由于Windows平台的易用性，它越来越受到设计者的青睐。
IEC/TC93的EDA标准路线图专题研究组下的EII(EDA互操作和集成)小组认为对CDE(通用桌面工作环境)中的用户界面，Windows和Macintosh之间已经有足够的一致性，这个方面已不存在尚未解决的重要问题，计算环境和用户界面的标准推荐采用UNIX平台上的CDE环境以及Windows平台上的windows图形用户界面。
2 硬件描述语言及接口标准
2.1 硬件描述语言标准
硬件描述语言(hardware description language，HDL)用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式。目前典型的硬件描述语言有VHDL，Verilog，SystemC等。美国硅谷较流行使用VerilogHDL，而欧洲则较多使用VHDL。另外还有AHDL，用C/C++作为系统级设计语言则是一个新兴的方法，Superlog，CynlibC++等新的硬件描述语言随着系统级FPGA以及SoC的发展、软硬件协调设计和系统设计的需求也发展了起来。
早期的硬件描述语言，如ABEL，HDL，AHDL，由不同的EDA厂商开发，互不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成，效率低下且容易出错。为了克服以上不足，1985年美国国防部正式推出了高速集成电路硬件描述语言VHDL，1987年IEEE采纳VHDL为硬件描述语言标准(IEEE1076-1987)，第二个版本是在1993年制定的(VHDL-93)。VHDL同时也是军事标准(454)和ANSI标准。作为一种硬件描述语言标准，VHDL为众多的EDA厂商支持，且移植性好。
VerilogHDL的使用也非常普遍，其对电路控制的灵活性方面它的效率比VHDL要高。在美国、日本等国Verilog语言的使用率要远高于其他语言。VerilogHDL在1995年成为IEEE标准(IEEE13641995)，2001年发布了IEEE1364-2001，目前正在进行新的修订(IEEE1364-2005)。由于Accellera标准组织决定将SystemVerilog3.1a(SystemVerilog是VerilogHDL系统级扩展版)捐献给新的IEEE工作组，而不是原先负责Verilog标准化的IEEE1364工作组，因此可能会导致两个Verilog标准化工作，即IEEE1364-2005和IEEE1800，这也许会影响Verilog语言的标准化，破坏该语言的统一性。 SystemVerilog于2004年获得了PAR(Project Authorization Request，项目授权请求)编号，由IEEE开展的标准化活动已经开始。据Accellera会长丹尼斯·布罗菲(DennisB.Brophy)介绍，SystemVerilog预计将在2005年内成为取消“P”字的IEEE正式标准。
作为两大标准的硬件描述语言，VHDL和VerilogHDL的互操作性非常重要，曾经VHDL和Verilog的相应的国际组织VI(VHDL国际组织)、OVI(Open Verilog International，开放Verilog国际组织，1999年成立)努力协调VHDL和Verilog的互操作问题。2000年，VI和OVI这两个拥有丰富标准制定程序经验的组织合并成立了Accellera。Accellera正在进行Assertion属性描述语言“PSL”的标准化工作———IEEE1850，PLS预计也像SystemVerilog一样在2005年内成为IEEE标准。
越强大，相应对标准化的要求也越来越高。 | 
