如何去除信号上升沿和下降沿过程中的毛刺？

注册会员

Rank: 2

1^#

打印

字体大小: tT

yueguxiao发表于 2007-8-30 16:07 | 显示全部帖子

在做整流电路控制角产生电路时，同步信号经过过零比较器后就进入max7064slc44-10，在不就这个CPLD时，过零比较器的输出是标准的方波，上升沿过程没出现震荡，但接上CPLD时，过零比较器的输出的方波的上升沿和下降沿过程都出现震荡（大概有4us左右），请问如何去除上升沿和下降沿的震荡？

CPLD中是组合逻辑电路。

这是我用来测试的原理图，也出现了这种问题

可不可以用QQ来交流啊？这样太慢了。我的QQ：286853440

[此贴子已经被作者于2007-8-31 14:34:14编辑过]

回复引用

注册会员

Rank: 2

2^#

yueguxiao发表于 2007-8-31 08:23 | 显示全部帖子

4us是指时间，毛刺的周期很短，主要集中在上升沿跟下降沿过程中间到最后的时间短里，是高频，能不能在CPLD中加点程序来消除啊？板子已经做好了，所以不好加以改动

回复引用

注册会员

Rank: 2

3^#

yueguxiao发表于 2007-8-31 11:49 | 显示全部帖子

你把图发上来分析一下。

“第一次传图片，不知道方法，希望前辈教一下怎么传图片？”

点：编辑-》浏览-》然后上传图片，上传了会有个类似链接的东西，发表后就是图片了。

[此贴子已经被caopengly于2007-8-31 12:38:21编辑过]

x1ifqf9k.bmp (275.54 KB)

回复引用