首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

并串转换

并串转换

如何用VHDL实现并串转换,
准备一个位同步时钟  通过该时钟做总线宽度计数器   然后做一个  (8 、16、32总线宽度)选一 输出就行
返回列表