首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

AHDL Function Prototype和VHDL Component Declaration中的声明 参数不一致

你应该分析其模块的关系,找到顶层关系接口,然后使用顶层的接口

如function一般只是表达函数关系时调用,在数字电路实现中的单位是模块

我初步估计,应该是

 ORT (dataa, datab           : IN STD_LOGIC_VECTOR(LPM_WIDTH-1 DOWNTO 0);
        aclr, clock,            : IN STD_LOGIC := '0';
        clken, add_sub          : IN STD_LOGIC := '1';
        cin                     : IN STD_LOGIC := 'Z';
        result                  : OUT STD_LOGIC_VECTOR(LPM_WIDTH-1 DOWNTO 0);
        cout, overflow          : OUT STD_LOGIC ); 
 

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm

You must use the LPM_HINT parameter to specify the USE_WYS parameter in VHDL Design Files

说用LPM_HINT parameter 确定USE_WYS parameter。

具体的你在琢磨琢磨,因为我得到的信息不多。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
返回列表