问题1： 用ISE连modelsim时， 当在modelsim中发现自己有错误时，这时我回到ISE中改，想这时再仿真，那是必须得先关掉modelsim再重点仿真才行吗，找了半天，没找到怎么弄[em04] 问题2： ISE中对顶层文件加了一个test文件，然后对这个test文件进行测试仿真，可是加载到modelsim后，说这个测试文件没有object (modelsim 6.2b), test定义如下： module test_v; // Inputs
reg clock;
reg reset;
reg key_start; // Outputs
wire init_evoke;
wire init_finish;
wire start_evoke;
wire start_finish;
wire scan_evoke; // Instantiate the Unit Under Test (UUT)
top uut (
.clock(clock),
.reset(reset),
.key_start(key_start),
.init_evoke(init_evoke),
.init_finish(init_finish),
.start_evoke(start_evoke),
.start_finish(start_finish),
.scan_evoke(scan_evoke)
);
。。。。。。 。。。。。。 。。。。。。 问题3： 在ISE测试文件中写timescal 1ns/1ns ,这个与modelsim中的仿真时间单位有关系吗，哪个为准？ 问题4： 什么时候信号定义成wire，什么情况下定义成reg 问题5： 一般来说top文件只是与系统进或出的信号，内部信号没有在端口那写出来，那如果我想看内部的一些信号的波形，怎么看？ 嘿嘿，没有了，谢谢哦，这么多问题，得请吃饭哦 [em07] | 
