caopengly

"Start, CLK, Reset: in BIT;
   Result: out BIT_VECTOR(7 downto 0);
   Done: out BIT);"

改为

Start, CLK, Reset: input std_logic;
   Result: output std_logic_vector(7 downto 0);
   Done: output input std_logic);

应该就可以了。

caopengly

是的，一般都是用

use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

这三个库文件的。