1.
高速信号线、时钟线采用走线屏蔽规则。把高速的时钟线用地线包住。适用范围：在两层或者四层板上，由于PCB的板层的限制导致高速时钟的回流路径不良，在这种情况下使用该条屏蔽规则会取得比较好的效果。 2.
减小高速信号的走线闭环面积规则
高速信号层必须要用地层隔开！如果不能隔开，就必须使两层的高速信号严格的垂直布线。 3.
减小高速信号的走线开环面积规则
层内和层间的信号如果够成开环，应该尽量减小开环的面积。 4.
高速信号的特性阻抗连续规则
进入高速PCB领域，必须要考虑：电路板的叠层设计、电气信号线的特性阻抗、高速互连接口的拓扑结构。所以，信号线在层与层之间切换的时候必须保证特性阻抗的连续(线宽保持一致)，否则由于信号的反射会增加EMI的辐射。适用条件：信号上升沿、下降沿时间小，信号频率高，需要考虑信号完整性、电源完整性、以及信号的电磁辐射。在这种情况下特性阻抗的连续是最基本的条件。 5.
高速PCB设计的布线方向规则
如果两个信号层相连（中间没有地层），那么这两层的信号线的布线方向需要垂直。 6.
高速PCB设计的拓扑结构规则
不论是星行拓扑还是菊花链拓扑，拓扑结构的对称是设计的必要条件。 7.
走线长度的谐振规则
如果布线长度为信号波长的1/4的整数倍时，布线将产生谐振，从而急剧增加电磁波辐射，产生严重的EMI干扰。由于1GHz波长是30cm，所以一般来说不用考虑此规则 8.
信号回流路径规则
所有高速信号必须要有良好的回流路径，尽可能的保证时钟等高速信号的回流路径最好。 9.
器件的退耦电容摆放
原则：靠近电源的管脚，并且电容的电源走线和地线所包围的面积最小。
其中退耦电容是指那些103、104的电容 (并非那些用于旁路的10uf，100uf大电容。旁路电容摆放有两个原则，一是靠近电源的输出端，另一个是靠近芯片附近大电流流经的地方。) | 
