首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 如何用vhdl设计一个在时钟的上升沿和下降沿产生脉冲输出的电路
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
如何用vhdl设计一个在时钟的上升沿和下降沿产生脉冲输出的电路
sccgjchn@hotmai
该用户已被删除
1
#
sccgjchn@hotmai
发表于 2004-3-5 09:25
|
显示全部帖子
如果没有要求脉冲宽度你可以这样实现:调用lcell 然后将器件lcell输入和输出信号做 xor 运算 就可以实现。这里lcell 实现信号延时,当然如果信号频率不高的情况下可以用一高频率信号做指定时间延时 以达到指定脉冲宽度。
回复
引用
TOP
sccgjchn@hotmai
该用户已被删除
2
#
sccgjchn@hotmai
发表于 2004-3-5 09:32
|
显示全部帖子
[upload=bmp]uploadImages/20043594035.bmp[/upload]
回复
引用
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议