首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

求教:怎么用VHDL语言来编一个16进制的计数器和一个16位的串入并出或并入串出的移位

求教:怎么用VHDL语言来编一个16进制的计数器和一个16位的串入并出或并入串出的移位

求教:怎么用VHDL语言来编一个16进制的计数器和一个16位的串入并出或并入串出的移位寄存器,谢谢各位高手的指点!
lingyan
在ise5.x中有language模版,直接就可以用!
返回列表