首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

fpga倍频设计

注册会员

Rank: 2

UID
187532 
性别
男 
1#
打印
tT
lgy97313发表于 2008-3-18 19:39 | 只看该作者

fpga倍频设计

fpga, 设计

那位大侠又倍频的设计?

收藏 分享 评分
回复 引用

订阅 TOP

论坛元老

Rank: 8Rank: 8

UID
136199 
性别
男 
2#
caopengly发表于 2008-3-19 10:05 | 只看该作者

楼主是说使用数字逻辑来设计倍频吗，，最好使用pll

如果没有可以将一个clk相移90（使用pll或数字相移）而后与原clk异或就可以倍频。

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm
回复 引用

TOP

注册会员

Rank: 2

UID
186456 
性别
男 
3#
用户发表于 2008-3-19 10:17 | 只看该作者
利用门延时
回复 引用

TOP

返回列表