首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

100个vhdl设计例子

100个vhdl设计例子

COl0YZD9.rar (227.57 KB)

谢谢搂主,想看看

回复:(liaihaha)100个vhdl设计例子

[em07]

我想看看

。。。。。。。。。。。

[em01]

刚才下载了一个,不过不能用,不知道这个行不行啊

[em02]

我也滿想看看內容的

感謝樓主的分享

[em02]
下来看看

下下来看看

先下了
好资料,当然要收藏下,谢谢楼主。

对,忘了说了,verilog HDL文件和VHDL文件好像是不一样的语言.我现在学习的是VHDL语言

[此贴子已经被作者于2008-11-21 14:23:57编辑过]

谢谢楼主,下来看看,呵呵
先下了看一看

看看

返回列表