首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

100个vhdl设计例子

中级会员

Rank: 3Rank: 3

UID
529379 
性别
男 
1#
iarmtt6发表于 2008-11-9 17:02 | 显示全部帖子
好资料，当然要收藏下，谢谢楼主。
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
529379 
性别
男 
2#
iarmtt6发表于 2008-11-21 14:23 | 显示全部帖子

对,忘了说了,verilog HDL文件和VHDL文件好像是不一样的语言.我现在学习的是VHDL语言

[此贴子已经被作者于2008-11-21 14:23:57编辑过]
回复 引用

TOP

返回列表