首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[讨论]关于FPGA设计中分频的问题~！~~

金牌会员

Rank: 6Rank: 6

UID
72852 
性别
男 
1#
boyfly发表于 2004-5-21 09:17 | 只看该作者
这个也不难，给你说一个思路哦！
将时钟clk分成2个n分频的时钟I和II,时钟I和II具有以下的特点：
时钟I的高为(n-1)/2周期，低为（n+1)/2周期，在clk上升沿变化；
时钟II的高为(n-1)/2周期，低为（n+1)/2周期，在clk下降沿变化。
将时钟I和时钟II相或，就可以生成1：1的n分频！
以后多多交流！
我是天堂的使者，向我倾诉吧
回复 引用

TOP

注册会员

Rank: 2

UID
149091 
性别
男 
2#
jee_chen发表于 2004-5-22 22:44 | 只看该作者
有的FPGA内有分频倍频器。不知你用的是什么器件
回复 引用

TOP

新手上路

Rank: 1

UID
85758 
性别
男 
3#
yellowfall发表于 2004-5-24 14:58 | 只看该作者
在一个FPGA实际使用时对时间只能用上升沿或下降沿,
在实际硬件中一般对分频不要求占空比为50%,因而采样一般的记数分频即可
回复 引用

TOP

新手上路

Rank: 1

UID
85358 
性别
男 
4#
打印
tT
xucongqi发表于 2004-5-24 19:08 | 只看该作者

[讨论]关于FPGA设计中分频的问题~！~~

设计, 中分, FPGA, 讨论
在FPGA中设计2，4，8，16。。。分频很简单！！
但是怎么设计一个3，5，6，7。。。分频呢？？
请教！！
谢谢！！
能不能给个.gdf例子？？
硬件编程语言我还不太懂！！
谢谢了！！
收藏 分享 评分
回复 引用

订阅 TOP

新手上路

Rank: 1

UID
85771 
性别
男 
5#
xxxydnw发表于 2004-5-24 19:08 | 只看该作者
利用积分分频也可以
回复 引用

TOP

注册会员

Rank: 2

UID
126979 
性别
男 
6#
zgdgoldon发表于 2005-12-2 09:36 | 只看该作者
奇数分频和半整数分频很简单阿，我做过13分频和6.5分频的阿，用一个计数器，再加上一个D触发器，和一个与或门就可以。

zgdgoldon@163.com
回复 引用

TOP

返回列表