介绍一个使用ASIC实现傅立叶变换的新方法-SIFT ASIC, 傅立叶, SIFT

jh_pan

该方法是基于算法的，不再使用FFT的基本构架，采用VHDL/Verilog设计，适合于FPGA和ASIC.
1)SIFT可动态设置任意采样点个数（Select Sample Span Dynamically）。
2)SIFT能在实现相同处理速率情况下，显著降低FPGA的资源(或ASIC芯片的体积)、重量和功耗;
3)可实现零延时变换;
4)便于实现多通道傅立叶变换(Interleaved channel)。一个SIFT单元可完成多通道数据的变换,从而简化系统设计，降低应用单元的复杂性和资源需求。
见http://www.dspcore.com





[em05]