注册会员

Rank: 2

UID: 186495
性别: 男

1^#

打印

字体大小: tT

雪狼发表于 2008-3-8 16:45 | 只看该作者

关于MC9S12DG128时钟问题

时钟

我是一个新手对于MC9S12DG128时钟有一些问题，请高手帮忙

在时钟设置中选用PLL时钟 PLLCLK =2*OSCCLK*(SYNR + 1)/(REFDV + 1)
如果外界晶振是16M的那么OSCCLK是多少？
SystemCcock 与 BusClock 是不是交系统时钟何总线时钟，有什么区别？

收藏分享评分

回复引用

订阅 TOP

注册会员

Rank: 2

UID: 186495
性别: 男

2^#

雪狼发表于 2008-3-8 16:46 | 只看该作者

急用
线上等待
谢谢

回复引用

TOP

中级会员

Rank: 3 Rank: 3

UID: 340118
性别: 男

3^#

mmanyy发表于 2008-3-8 17:17 | 只看该作者

系统时钟与总线时钟应该是一个概念.
OSCCLK就是晶振频率,通过寄存器SYNR和REFDV来配置PLLCLK.
CLKSEL_PLLSEL用来选择系统时钟的来源,为1时,来源为PLLCLK,即BUSCLOCK = PLLCLK/2;为0时,来源为OSCCLK,即BUSCLOCK = OSCCLK/2.

对不起..

回复引用

TOP

注册会员

Rank: 2

UID: 186495
性别: 男

4^#

雪狼发表于 2008-3-8 17:41 | 只看该作者

我对时钟还有一点问题下面的程序段

{

SYNR = 4；

REFDV = 1;

while(!CRGFLG_LOCK);// 等待系统时钟稳定

CLKSEL_PLLSEL = 1;// 选择ＰＬＬ时钟作为系统时钟

}

那么BusClock为多少

谢谢

回复引用

TOP

注册会员

Rank: 2

UID: 186495
性别: 男

5^#

雪狼发表于 2008-3-8 17:43 | 只看该作者

外接晶振16M
有人说OSCCLK为外部晶振的一半
不知道是否正确

回复引用

TOP

中级会员

Rank: 3 Rank: 3

UID: 340118
性别: 男

6^#

mmanyy发表于 2008-3-8 20:59 | 只看该作者

默认状态下PLL是打开的,锁相环是自动锁的
根据PLLCLK =2*OSCCLK*(SYNR + 1)/(REFDV + 1)可以计算得到PLLCLK = 80MHz
CLKSEL_PLLSEL = 1是选择PLL时钟作为系统时钟,所以个人认为BUSCLK = 40MHz.

对不起..

回复引用

TOP

注册会员

Rank: 2

UID: 186495
性别: 男

7^#

雪狼发表于 2008-3-9 14:52 | 只看该作者

谢谢！

回复引用

TOP

注册会员

Rank: 2

UID: 186632
性别: 男

8^#

tjustar发表于 2008-3-9 19:02 | 只看该作者

嗯

回复引用

TOP

注册会员

Rank: 2

UID: 186632
性别: 男

9^#

tjustar发表于 2008-3-9 19:14 | 只看该作者

嗯

回复引用

TOP

注册会员

Rank: 2

UID: 351543
性别: 男

10^#

mooyeep发表于 2008-3-12 21:32 | 只看该作者

根据飞思卡尔杯智能车竞赛第一届东北大学二队的一篇论文
MC9S12DG128的总线时钟好像最好不要超过25MHz否则好像会比较不稳定
具体是否是这样还有待考证。
我也很想知道是否能超过25MHZ

还有就是关于A/D转换时间到底能达到多快的问题
据说八位精度最快只能达到6uS
但根据上海交大速度之光队的程序我算算了
总线时钟居然达到了32MHz
而最快A/D的转换时间也达到了1.5us

这个问题嘛，我实在还是没想好要写什么。以后再说啊。o(∩_∩)o...哈哈

回复引用

TOP