sqb1986

verilog容易上手，学过c再学verilog会有一种似曾相识的感觉

vhdl学起来不那么容易（我们明天还要考那门课），现在还什么都不会。

但是vhdl相对比verilog的描述功能要强一些啊