首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

altera 的cyclone 系列的pll中，输入clk的频率有限制吗？

论坛元老

Rank: 8Rank: 8

UID
136199 
性别
男 
1#
caopengly发表于 2008-4-17 18:53 | 显示全部帖子

在我的记忆中，其pll好像不能超过600M，楼主在pll里面的配置信息中可以看到。

如果要使用pll，其最低的时钟为16M

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm
回复 引用

TOP

返回列表