首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » altera 的cyclone 系列的pll中，输入clk的频率有限制吗？

返回列表回复发帖

altera 的cyclone 系列的pll中，输入clk的频率有限制吗？

注册会员

Rank: 2

UID: 187797
性别: 男

1^#

字体大小: tT

zzzccczzz发表于 2008-4-17 14:18 | 显示全部帖子

altera 的cyclone 系列的pll中，输入clk的频率有限制吗？

pll, cyclone, clk, altera, 频率

请问altera 的cyclone 系列的pll中，输入clk的频率有什么限制没有？最低时钟频率是多少？能输入2.048MHz吗？

谢谢了！

收藏分享评分

回复引用

注册会员

Rank: 2

UID: 187797
性别: 男

2^#

zzzccczzz发表于 2008-4-18 13:08 | 显示全部帖子

恩，多谢两位版主的回复！

回复引用